我們有能力創(chuàng)造一些能保持前代性能并且更好更小的電子設備，例如今天的可穿戴設備、智能手機或平板電腦，這是由于很多因素超過摩爾定律而快速發(fā)展，從而能夠從底層的嵌入組件發(fā)展到今天把它們封裝在一起。關于后者，扇出晶圓級封裝（FOWLP）正在迅速成為新的芯片和晶圓級封裝技術，并被預測會成為下一代緊湊型，高性能的電子設備的基礎。 而用常規(guī)的倒裝芯片WLP方案中I/O端子散布在芯片表面面積，從而限制了I/O連接的數目，FOWLP在一個環(huán)氧模制化合物（EMC）中嵌入每個裸片時，每個裸片間的空隙有一個額外的I/O連接點，這樣I/O數會更高并且的對硅利用率也有所提高。再分布層（RDLs）由物理氣相沉積（PVD）形成，并和隨后的電鍍以及微影圖案，重新規(guī)劃從裸片上的I/O鏈接到外圍環(huán)氧樹脂區(qū)域的路線。