UMC 和 Cadence 合作開發(fā) 22ULP/ULL 工藝節(jié)點的模擬/混合信號流程


原標(biāo)題:UMC 和 Cadence 合作開發(fā) 22ULP/ULL 工藝節(jié)點的模擬/混合信號流程
UMC(United Microelectronics Corporation,聯(lián)華電子)和Cadence Design Systems在模擬/混合信號(AMS)設(shè)計流程方面針對22ULP/ULL工藝節(jié)點展開了深入的合作。以下是關(guān)于這次合作的一些關(guān)鍵信息:
合作目標(biāo):
-UMC和Cadence共同的目標(biāo)是為22ULP(超低功耗)和22ULL(超低漏電)工藝節(jié)點提供優(yōu)化的模擬/混合信號設(shè)計流程。技術(shù)認(rèn)證:
-Cadence的AMS設(shè)計流程已經(jīng)獲得UMC的22ULP與22ULL制程認(rèn)證,這意味著該流程能夠充分利用UMC的先進(jìn)制程技術(shù)。優(yōu)化特點:
-該流程可以優(yōu)化制程效率,縮短設(shè)計時間,加速5G、物聯(lián)網(wǎng)和顯示等應(yīng)用設(shè)計開發(fā)。
-與28納米制程相比,UMC的22納米制程能夠再縮減10%的晶粒面積,并擁有更佳的功率性能以及強化的射頻性能。

流程組成:
-Cadence AMS流程包括VirtuosoR平臺(支持原理圖編輯、模擬設(shè)計環(huán)境ADE和布局XL工具),SpectreR AMS Designer(結(jié)合Spectre X Simulator和Xcelium Logic Simulation引擎的功能),以及Voltus-Fi定制化電源完整性解決方案等。設(shè)計支持:
-該流程提供集成可靠度接口(URI),確保在22納米制程設(shè)計時的電路可靠度及使用壽命。
-設(shè)計流程還提供示范電路,使用戶在設(shè)計時能夠靈活套用,提高設(shè)計效率與精確性。市場影響:
-UMC和Cadence的合作,為UMC 22ULP與22ULL制程技術(shù)的芯片客戶提供業(yè)界領(lǐng)先的可靠與高效率的流程方案,并獲得設(shè)計上定制化的支持。
-這有助于客戶提升生產(chǎn)力,并快速完成全芯片設(shè)計定案,增進(jìn)芯片設(shè)計的速度與效率。未來發(fā)展:
-隨著5G、物聯(lián)網(wǎng)和顯示等技術(shù)的不斷發(fā)展,對于低功耗、高性能的芯片需求將持續(xù)增長。UMC和Cadence的合作將持續(xù)推動這一領(lǐng)域的創(chuàng)新與發(fā)展。
綜上所述,UMC和Cadence在22ULP/ULL工藝節(jié)點的模擬/混合信號設(shè)計流程上的合作,不僅展示了雙方在半導(dǎo)體設(shè)計和制造領(lǐng)域的實力,也為芯片設(shè)計行業(yè)帶來了更為先進(jìn)和高效的解決方案。
責(zé)任編輯:David
【免責(zé)聲明】
1、本文內(nèi)容、數(shù)據(jù)、圖表等來源于網(wǎng)絡(luò)引用或其他公開資料,版權(quán)歸屬原作者、原發(fā)表出處。若版權(quán)所有方對本文的引用持有異議,請聯(lián)系拍明芯城(marketing@iczoom.com),本方將及時處理。
2、本文的引用僅供讀者交流學(xué)習(xí)使用,不涉及商業(yè)目的。
3、本文內(nèi)容僅代表作者觀點,拍明芯城不對內(nèi)容的準(zhǔn)確性、可靠性或完整性提供明示或暗示的保證。讀者閱讀本文后做出的決定或行為,是基于自主意愿和獨立判斷做出的,請讀者明確相關(guān)結(jié)果。
4、如需轉(zhuǎn)載本方擁有版權(quán)的文章,請聯(lián)系拍明芯城(marketing@iczoom.com)注明“轉(zhuǎn)載原因”。未經(jīng)允許私自轉(zhuǎn)載拍明芯城將保留追究其法律責(zé)任的權(quán)利。
拍明芯城擁有對此聲明的最終解釋權(quán)。