作者： DANIELE GARBIN 和 GOURI SANKAR KAR

　　幾十年來(lái)，半導(dǎo)體行業(yè)一直在尋找替代存儲(chǔ)器技術(shù)，以填補(bǔ)傳統(tǒng)高性能計(jì)算系統(tǒng)中計(jì)算系統(tǒng)主存儲(chǔ)器動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM) 和系統(tǒng)存儲(chǔ)介質(zhì) NAND 閃存之間的空白架構(gòu)。

　　這種替代存儲(chǔ)器(歷史上稱為存儲(chǔ)級(jí)存儲(chǔ)器)在密度和成本方面應(yīng)優(yōu)于 DRAM，同時(shí)訪問(wèn)速度比 NAND 閃存快得多。最近，生成型人工智能等數(shù)據(jù)密集型應(yīng)用的激增推動(dòng)了對(duì)這些存儲(chǔ)器的需求，這些應(yīng)用需要快速訪問(wèn)大量數(shù)據(jù)。

　　1-PCM/1-OTS 設(shè)備：中間解決方案

　　2015 年左右，答案來(lái)自一種名為 3D XPoint 的新型非易失性存儲(chǔ)技術(shù)，該技術(shù)將相變存儲(chǔ) (PCM) 單元排列在字線和位線的“交叉點(diǎn)”處。 PCM 存儲(chǔ)單元由硫族化物“相變”材料制成，例如夾在兩個(gè)電極之間的碲化鍺銻 (GeSbTe)。該材料可以快速、可逆地在高導(dǎo)電結(jié)晶相和低導(dǎo)電非晶相之間切換，并利用這種電阻對(duì)比來(lái)存儲(chǔ)信息。

　　每個(gè) PCM 存儲(chǔ)單元都與選擇器器件串聯(lián)，需要該選擇器器件來(lái)尋址/選擇陣列中的存儲(chǔ)單元以進(jìn)行編程和讀取操作，并避免與相鄰單元相互作用。雖然以前版本的 PCM 使用晶體管作為選擇器器件，但 3D XPoint 存儲(chǔ)器制造商采用了不同的方法：他們使用所謂的 ovonic 閾值開(kāi)關(guān) (OTS) 器件，該器件由與 PCM 位單元相同的材料(硫?qū)倩?制成本身。

　　從 2017 年起，該技術(shù)以 Optane 品牌作為商業(yè)產(chǎn)品提供。雖然第一代是在 DRAM-NAND 差距的 NAND 側(cè)推出的，但后來(lái)的一代則被推向 DRAM 側(cè)。這一舉措得益于同時(shí)引入的雙倍數(shù)據(jù)速率 (DDR) 內(nèi)存接口，提供了急需的 PCM 內(nèi)存和內(nèi)存控制器之間數(shù)據(jù)傳輸速度和帶寬的提高。

　　盡管性能有所提高，但該技術(shù)仍難以提供所需的速度、功率和可靠性，并難以保持其在內(nèi)存市場(chǎng)的地位。功率問(wèn)題主要源于切換 PCM 位單元所需的高電流。但也存在與尺寸和成本相關(guān)的限制。主要瓶頸之一來(lái)自器件架構(gòu)本身——位單元和 OTS 選擇器器件的“串行”組合。

　　首先考慮到，1-PCM/1-OTS 在成本和面積方面優(yōu)于 DRAM，這得益于將存儲(chǔ)器陣列堆疊在外圍電路頂部的能力。然而，當(dāng)通過(guò)縮放位單元和堆疊多個(gè)交叉點(diǎn)層來(lái)進(jìn)一步增加密度時(shí)，這些好處就會(huì)逐漸消失。

　　與 PCM 位單元串聯(lián)的附加選擇器器件的存在將導(dǎo)致高縱橫比結(jié)構(gòu)，并在每個(gè)堆疊的 2D 平面層中引發(fā)昂貴的光刻和圖案化步驟。更不用說(shuō)以真正的 3D 設(shè)備為目標(biāo)時(shí)復(fù)雜性的增加，其中 PCM 和 OTS 材料通過(guò)保形沉積以類似 3D-NAND 的方式安裝在垂直“墻壁”上。 2022年，該產(chǎn)品退出市場(chǎng)。

　　OTS 選擇器：它在交叉點(diǎn)數(shù)組中的作用和操作

　　當(dāng)電阻型存儲(chǔ)器(例如 PCM)排列在交叉點(diǎn)陣列中時(shí)，存儲(chǔ)單元的讀取和寫(xiě)入理想情況下僅發(fā)生在所選單元上，而其余單元不受影響。然而，實(shí)際上，在內(nèi)存操作期間，潛行電流會(huì)流經(jīng)未選擇的單元，從而降低選擇性并導(dǎo)致錯(cuò)誤的信息檢索。

　　因此，選擇器器件(通常是晶體管或二極管)與每個(gè)電阻存儲(chǔ)元件串聯(lián)。它們的作用是尋址(或選擇)存儲(chǔ)位單元以進(jìn)行編程/讀取并抑制不需要的潛行電流。

　　圖 1顯示了交叉點(diǎn)架構(gòu)中選擇器器件 (S) 的作用以及電阻式存儲(chǔ)元件 (R)。在頂部，潛行電流在沒(méi)有選擇器的情況下流經(jīng)未選擇的單元，而在底部，串聯(lián)連接到電阻存儲(chǔ)元件的選擇器裝置可防止出現(xiàn)不需要的潛行電流。來(lái)源：imec

　　Ovonic 閾值開(kāi)關(guān) (OTS) 器件可以成為基于晶體管的選擇器的良好替代品。 OTS 器件以斯坦福·奧夫辛斯基 (Stanford Ovshinsky) 命名，他在 20 世紀(jì) 60 年代末發(fā)現(xiàn)了各種非晶硫?qū)倩锊牧现械目赡骐婇_(kāi)關(guān)現(xiàn)象。大約 50 年后，對(duì)這些材料的興趣導(dǎo)致了 OTS 選擇器的開(kāi)發(fā)，這是一種夾在兩個(gè)金屬電極之間的 OTS 材料。

　　當(dāng)施加的電壓超過(guò)特定閾值電壓 (V th ) 時(shí)，OTS 材料的電阻率會(huì)快速下降，從而產(chǎn)生高電流。該電流 (I on ) 用于編程和讀取串聯(lián)連接的存儲(chǔ)單元。陣列中的其他器件被偏置，使得電壓僅為閾值電壓的一半。在此電壓下，(泄漏)電流(或 I off)極低(由于 OTS 行為)，這可以防止相鄰單元的意外編程。

　　圖 2在 OTS 選擇器器件的典型 IV 特性中，閾值電壓為一半時(shí)，I off電流足夠低，足以防止與相鄰單元相互作用。來(lái)源：imec

　　與基于晶體管的解決方案相比，OTS 選擇器具有多種優(yōu)勢(shì)。與三端器件晶體管不同，OTS 器件是兩端器件。這大大節(jié)省了面積并實(shí)現(xiàn)了更高的密度。 OTS 設(shè)備的制造成本也較低。此外，OTS 材料表現(xiàn)出高非線性(由閾值電壓一半時(shí)的低截止電流實(shí)現(xiàn))，從而實(shí)現(xiàn)高選擇性。

　　此外，它們具有較大的驅(qū)動(dòng)電流(I on)，可以高速運(yùn)行，并且具有足夠高的耐久性。它們通過(guò)堆疊 2D 平面陣列或啟用真正的 3D 解決方案來(lái)實(shí)現(xiàn) 3D 兼容解決方案。

　　得益于過(guò)去為實(shí)現(xiàn)連續(xù)幾代基于 1-PCM/1-OTS 的 Optane 內(nèi)存所做的努力，OTS 選擇器的性能和可擴(kuò)展性多年來(lái)得到了很大的提高。 2015 年，imec 開(kāi)始研究和開(kāi)發(fā) OTS 選擇器的改進(jìn)版本。例如，設(shè)計(jì)材料堆棧以增強(qiáng)性能和(熱)穩(wěn)定性、開(kāi)發(fā)新工藝流程、探索 3D 集成路線以及檢查底層物理機(jī)制。

　　轉(zhuǎn)折點(diǎn)：OTS 設(shè)備中記憶效應(yīng)的觀察

　　在試圖確定 OTS 選擇器中的切換機(jī)制時(shí)，imec 的研究人員觀察到了一個(gè)有趣的現(xiàn)象。當(dāng)施加特定極性的電壓脈沖(無(wú)論是正電壓脈沖還是負(fù)電壓脈沖)時(shí)，他們觀察到，如果前一個(gè)脈沖具有相反的極性，則 OTS 器件的閾值電壓會(huì)發(fā)生明顯變化。

　　換句話說(shuō)，閾值電壓似乎會(huì)“記住”前一個(gè)脈沖的極性，即使在幾個(gè)小時(shí)之后也是如此。這一發(fā)現(xiàn)為開(kāi)發(fā)“僅限 OTS 的存儲(chǔ)器”打開(kāi)了大門(mén)，這種存儲(chǔ)器利用極性引起的閾值電壓變化來(lái)存儲(chǔ)和讀取信息。這個(gè)概念的美妙之處?這個(gè)單個(gè)元件可以充當(dāng)交叉點(diǎn)架構(gòu)中的存儲(chǔ)器和選擇器。

　　圖 3在顯示 OTS 器件中極性引起的偏移的圖中，如果讀取脈沖與寫(xiě)入脈沖相比具有不同的極性，則與具有相同極性的寫(xiě)入-讀取序列相比，會(huì)觀察到更大的閾值電壓。來(lái)源：imec

　　這種新的內(nèi)存技術(shù)有可能克服 1-PCM/1-OTS 內(nèi)存的一些限制。僅使用一種材料系統(tǒng)進(jìn)行選擇和存儲(chǔ)，使這些設(shè)備更易于制造和集成，從而有利于成本和密度，尤其是在 3D 配置中。此外，寫(xiě)入設(shè)備所需的電流有望遠(yuǎn)低于切換 PCM 單元所需的電流，從而產(chǎn)生更節(jié)能的存儲(chǔ)技術(shù)。

　　圖 4僅 OTS 存儲(chǔ)器的材料系統(tǒng)(右)比制造 1S1R 單元所需的材料系統(tǒng)(左)簡(jiǎn)單得多。來(lái)源：imec

　　Imec 于 2021 年第一個(gè)公開(kāi)報(bào)告基于 SiGeAsTe 的 OTS 器件中的這種記憶效應(yīng)。經(jīng)過(guò)更廣泛的工作，一種替代的基于 Se 的材料系統(tǒng)實(shí)現(xiàn)了 1 V 的實(shí)際可用記憶窗口，該窗口由閾值電壓的變化定義。

　　與此同時(shí)，其他研究小組也開(kāi)始報(bào)告類似的觀察結(jié)果，使用各種名稱來(lái)描述記憶：純OTS記憶、自選擇記憶、自糾正記憶或無(wú)選擇器記憶。這也導(dǎo)致最近的 2023 年 IEDM 會(huì)議上的貢獻(xiàn)數(shù)量增加，表明半導(dǎo)體社區(qū)對(duì)這種前景光明的 OTS-only 內(nèi)存技術(shù)越來(lái)越感興趣。

　　使 OTS-only 內(nèi)存技術(shù)適用于 CXL 內(nèi)存

　　幾年前，通過(guò)引入計(jì)算快速鏈路 (CXL) 互連，進(jìn)一步支持將內(nèi)存技術(shù)引入 DRAM-NAND 差距的 DRAM 側(cè)。這種開(kāi)放式行業(yè)標(biāo)準(zhǔn)互連可在高性能計(jì)算應(yīng)用中的內(nèi)存和處理器之間提供低延遲和高帶寬連接。它還為 DRAM-NAND 領(lǐng)域的存儲(chǔ)器類別帶來(lái)了一個(gè)新名稱：CXL 存儲(chǔ)器。

　　雖然 OTS 器件已針對(duì)選擇器應(yīng)用進(jìn)行了優(yōu)化，但對(duì)該技術(shù)提出了新的要求，以使其適合作為 CXL 存儲(chǔ)器。面臨的挑戰(zhàn)是找到耐用性、保留時(shí)間和功耗之間的最佳權(quán)衡。對(duì)于 CXL 型應(yīng)用，功耗(主要由切換存儲(chǔ)元件所需的電流決定)和耐用性(目標(biāo)是失效前至少 10 12 個(gè)寫(xiě)入/讀取周期)是最關(guān)鍵的參數(shù)，同時(shí)在保留率方面允許做出一些妥協(xié)。

　　保留時(shí)間決定了內(nèi)存在不刷新的情況下可以保持明確狀態(tài)的時(shí)間長(zhǎng)度。對(duì)于 CXL 型應(yīng)用，保留幾個(gè)小時(shí)或幾天就足夠了。這意味著存儲(chǔ)的信息必須定期刷新，但刷新頻率低于“泄漏”DRAM 設(shè)備。

　　Imec 的 OTS-only 存儲(chǔ)器件由夾在碳基底部和頂部電極之間的 SiGeAsSe OTS 材料系統(tǒng)制成。這些器件采用 300 毫米晶圓制造，可擴(kuò)展且易于制造和集成。它們具有 >10 8 個(gè)周期的耐用性、確保低延遲的快速讀/寫(xiě)操作(讀和寫(xiě)脈沖短至 10 ns)以及 <15 μA 的超低寫(xiě)入電流(即 <0.6 MA/cm 2)。

　　與典型的 PCM 設(shè)備相比，后者的能耗降低了約 10 倍。憑借半偏置非線性NL 1/2 ~10 4，提供了良好的選擇性，在存儲(chǔ)器模式下操作時(shí)也是如此。極性引起的電壓變化會(huì)隨著時(shí)間的推移而持續(xù)存在，從而實(shí)現(xiàn)合理的保留時(shí)間(在室溫下> 1個(gè)月)。該存儲(chǔ)器可以在正讀取極性和負(fù)讀取極性下運(yùn)行，分別顯示約 1 V 和 0.5 V 的存儲(chǔ)器窗口。

　　圖 5顯示了所制造的 SiGeAsSe 器件的 TEM 圖像以及 C 基電極。資料來(lái)源：T-ED

　　圖 6 左側(cè)顯示了超低寫(xiě)入電流下具有足夠大存儲(chǔ)窗口的切換演示，右側(cè)顯示了兩種讀取極性的存儲(chǔ)窗口與寫(xiě)入電流的函數(shù)關(guān)系。資料來(lái)源：T-ED

　　材料研究通往 3D 集成的途徑

　　上述結(jié)果凸顯了僅 OTS 存儲(chǔ)器在 CXL 應(yīng)用中的潛力。因此，imec 確定了進(jìn)一步研究的關(guān)鍵方向，以推動(dòng)這些設(shè)備走向工業(yè)化。

　　出于多種原因需要進(jìn)行材料研究。首先，目前的OTS材料系統(tǒng)含有As和Se等有毒且不環(huán)保的元素。因此，尋找性能與現(xiàn)有 OTS 材料一樣好甚至更好的替代環(huán)保材料系統(tǒng)是當(dāng)務(wù)之急。

　　其次，需要優(yōu)化材料和器件設(shè)計(jì)來(lái)提高可靠性，以進(jìn)一步將耐用性提高到>10 12并降低電池之間的變異性。此外，觀察到閾值電壓會(huì)隨時(shí)間漂移，從而導(dǎo)致周期間的變化并影響保留時(shí)間。

　　可靠性的提高與對(duì)決定純 OTS 存儲(chǔ)器極性效應(yīng)的物理機(jī)制的基本理解密切相關(guān)。到目前為止，這一機(jī)制尚不完全清楚。了解導(dǎo)致閾值電壓漂移的原因?qū)τ诮忉尯皖A(yù)測(cè)觀察到的故障以及識(shí)別限制器件性能的基本權(quán)衡至關(guān)重要。

　　圖 7以真正的 3D 架構(gòu)顯示了純 OTS 存儲(chǔ)器的卡通圖。來(lái)源：imec

　　最后，imec 正在探索實(shí)現(xiàn)真正 3D 集成的路線，這將需要提高下一代計(jì)算系統(tǒng)架構(gòu)的存儲(chǔ)位單元的密度。

　　Daniele Garbin是一名研發(fā)工程師，主要研究 OTS 和各種新興存儲(chǔ)設(shè)備技術(shù)。

　　Gouri Sankar Kar 是imec 內(nèi)存副總裁兼探索邏輯項(xiàng)目總監(jiān)。