基于FPGA開發(fā)板的GPS模擬器數(shù)據(jù)采集驗(yàn)證設(shè)計(jì)方案

引言

全球定位系統(tǒng)（Global Position System, GPS）能夠提供實(shí)時(shí)、全天候、全球性和高精度的服務(wù)，廣泛應(yīng)用于各行各業(yè)中。GPS接收機(jī)通過(guò)天線單元接收衛(wèi)星信號(hào)，經(jīng)過(guò)一系列處理，得到數(shù)字中頻信號(hào)，進(jìn)而對(duì)中頻信號(hào)進(jìn)行捕獲、跟蹤，解調(diào)出用戶的緯度、經(jīng)度、高度、速度、時(shí)間等導(dǎo)航信息。近年來(lái)，現(xiàn)場(chǎng)可編程門陣列（FPGA）憑借其開發(fā)過(guò)程投資少、設(shè)計(jì)周期短、靈活方便以及可反復(fù)編程等特點(diǎn)，在現(xiàn)代電子設(shè)計(jì)中得到了廣泛應(yīng)用。本文詳細(xì)介紹基于FPGA開發(fā)板的GPS模擬器數(shù)據(jù)采集驗(yàn)證設(shè)計(jì)方案，并討論主控芯片的型號(hào)及其在設(shè)計(jì)方案中的作用。

系統(tǒng)總體設(shè)計(jì)

整個(gè)系統(tǒng)分為前端射頻部分和基帶處理部分。前端射頻部分完成信號(hào)接收、濾波、AD轉(zhuǎn)換等；基帶部分完成GPS信號(hào)的解調(diào)、解擴(kuò)、實(shí)現(xiàn)信號(hào)的跟蹤和捕獲。

1. 前端射頻部分

• 天線單元：接收衛(wèi)星信號(hào)。

• 帶通濾波器：對(duì)接收到的信號(hào)進(jìn)行濾波，去除雜波。

• 下變頻混頻器：將射頻信號(hào)轉(zhuǎn)換為中頻信號(hào)。

• AGC放大器：自動(dòng)增益控制，確保信號(hào)強(qiáng)度適中。

• A/D轉(zhuǎn)換器：將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，供后續(xù)處理。

2. 基帶處理部分

• FPGA開發(fā)板：實(shí)現(xiàn)GPS信號(hào)的捕獲、跟蹤和解調(diào)。

• ARM處理器：作為主控芯片，管理數(shù)據(jù)流和控制邏輯。

• 存儲(chǔ)單元：存儲(chǔ)中間數(shù)據(jù)和程序代碼。

• 接口模塊：包括UART、SPI、GPIO等，用于與其他設(shè)備通信。

主控芯片型號(hào)及其作用

1. FPGA芯片

• 信號(hào)捕獲和跟蹤：通過(guò)算法實(shí)現(xiàn)GPS信號(hào)的捕獲和跟蹤，確保信號(hào)的穩(wěn)定接收。

• 數(shù)據(jù)處理：對(duì)采集到的數(shù)據(jù)進(jìn)行處理，包括濾波、解調(diào)等。

• 控制邏輯：控制整個(gè)系統(tǒng)的運(yùn)行流程，協(xié)調(diào)各部分的工作。

• 型號(hào)：Altera公司Stratix III系列的EP3SL-150F1152C3

2. ARM處理器

• 系統(tǒng)管理：作為主控芯片，管理數(shù)據(jù)流和控制邏輯，確保系統(tǒng)穩(wěn)定運(yùn)行。

• 接口管理：通過(guò)UART、SPI等接口與其他模塊進(jìn)行通信，傳輸數(shù)據(jù)和控制命令。

• 軟件支持：提供豐富的軟件支持，包括操作系統(tǒng)、驅(qū)動(dòng)程序等，方便開發(fā)和調(diào)試。

• 型號(hào)：Samsung的S3C2410

數(shù)據(jù)采集與驗(yàn)證方案

1. 數(shù)據(jù)采集

• GPS模擬器：模擬衛(wèi)星發(fā)射的GPS信號(hào)，包括L1 C/A碼信號(hào)。

• FPGA開發(fā)板：通過(guò)ADC對(duì)GPS模擬器的信號(hào)進(jìn)行采集，得到數(shù)字中頻信號(hào)。

• 采樣率：設(shè)置為25MHz，以確保足夠的帶寬和精度。

• 采集時(shí)間：至少幾毫秒，確保能夠采集到足夠的信號(hào)點(diǎn)數(shù)，用于后續(xù)處理。

2. 數(shù)據(jù)驗(yàn)證

• 頻譜分析：通過(guò)FFT算法對(duì)采集到的信號(hào)進(jìn)行頻譜分析，確認(rèn)中頻信號(hào)的位置和帶寬。

• 捕獲驗(yàn)證：采用FFT-IFFT方法，對(duì)各個(gè)PRN碼進(jìn)行捕獲驗(yàn)證，確認(rèn)信號(hào)是否存在峰值以及多普勒頻點(diǎn)的位置。

• 頻偏控制：通過(guò)算法上的捕獲，確認(rèn)GPS模擬器和FPGA開發(fā)板兩個(gè)時(shí)鐘系統(tǒng)的頻偏是否在可接受的范圍（-5KHz ~ 5KHz）。

詳細(xì)設(shè)計(jì)步驟

1. FPGA設(shè)計(jì)

• 射頻模塊設(shè)計(jì)：利用頻率合成器、混頻器、濾波器和衰減器等器件進(jìn)行射頻電路設(shè)計(jì)，將GPS信號(hào)由中頻搬移到射頻上，通過(guò)濾波器濾波，經(jīng)可調(diào)衰減器調(diào)整功率后輸出GPS射頻信號(hào)。

• 頻率合成器：采用ADF4360-4，為混頻器提供本振信號(hào)。通過(guò)可編程5位A計(jì)數(shù)器、13位B計(jì)數(shù)器及雙模前置分頻器（P/P+1）共同確定主分頻比，輸出頻率為1563.6098MHz的本振信號(hào)。

• 基帶/中頻模塊設(shè)計(jì)：利用FPGA芯片產(chǎn)生GPS導(dǎo)航電文（D碼）、C/A碼、數(shù)字中頻載波，對(duì)它們進(jìn)行基帶調(diào)制、擴(kuò)頻調(diào)制輸出GPS數(shù)字中頻信號(hào)。

• 調(diào)制原理：主要由C/A碼模塊、D碼模塊、DDS模塊和調(diào)制模塊等組成。C/A碼模塊產(chǎn)生速率1.023MHz的C/A碼序列；D碼模塊產(chǎn)生速率50Hz的導(dǎo)航電文；DDS模塊產(chǎn)生速率12.5MHz的數(shù)字載波信號(hào)；調(diào)制模塊對(duì)C/A碼、D碼和載波信號(hào)進(jìn)行擴(kuò)頻調(diào)制和BPSK調(diào)制，輸出12.5MHz的GPS數(shù)字中頻信號(hào)。

• 數(shù)字電路部分：

• 模擬電路部分：

2. ARM處理器設(shè)計(jì)

• UART接口：用于與上位機(jī)進(jìn)行通信，傳輸數(shù)據(jù)和控制命令。

• SPI接口：用于與外設(shè)進(jìn)行通信，如存儲(chǔ)芯片、傳感器等。

• GPIO接口：用于控制外設(shè)的開關(guān)狀態(tài)，如LED燈、蜂鳴器等。

• 時(shí)鐘管理：產(chǎn)生FPGA內(nèi)部時(shí)鐘，并通過(guò)電路板送到ARM7芯片，確保時(shí)鐘同步。

• 數(shù)據(jù)管理：管理數(shù)據(jù)流，包括從FPGA接收到的數(shù)據(jù)和向外發(fā)送的數(shù)據(jù)。

• 系統(tǒng)管理：

• 接口管理：

3. 軟件設(shè)計(jì)

• FPGA編程：使用VHDL語(yǔ)言編寫FPGA的初始化設(shè)置和數(shù)據(jù)處理算法。

• ARM編程：使用C語(yǔ)言編寫ARM處理器的控制邏輯和數(shù)據(jù)管理算法。

• 調(diào)試工具：使用ADS1.2作為軟件調(diào)試工具，通過(guò)JTAG接口進(jìn)行下載和調(diào)試。

4. 系統(tǒng)驗(yàn)證

• 功能驗(yàn)證：通過(guò)實(shí)際測(cè)試，驗(yàn)證系統(tǒng)的各個(gè)功能是否滿足設(shè)計(jì)要求。

• 性能驗(yàn)證：測(cè)試系統(tǒng)的性能指標(biāo)，如捕獲時(shí)間、跟蹤精度等。

• 穩(wěn)定性驗(yàn)證：長(zhǎng)時(shí)間運(yùn)行系統(tǒng)，觀察是否穩(wěn)定可靠。

實(shí)驗(yàn)結(jié)果與分析

1. 頻譜分析結(jié)果

   通過(guò)FFT算法對(duì)采集到的信號(hào)進(jìn)行頻譜分析，確認(rèn)中頻信號(hào)的位置在1.42MHz左右，帶寬滿足要求。

2. 捕獲驗(yàn)證結(jié)果

   對(duì)各個(gè)PRN碼進(jìn)行捕獲驗(yàn)證，確認(rèn)信號(hào)存在峰值，多普勒頻點(diǎn)的位置在-500Hz到1KHz之間，符合設(shè)計(jì)要求。

3. 頻偏控制結(jié)果

   通過(guò)算法上的捕獲，確認(rèn)GPS模擬器和FPGA開發(fā)板兩個(gè)時(shí)鐘系統(tǒng)的頻偏在-5KHz到5KHz之間，滿足設(shè)計(jì)要求。

結(jié)論

本文詳細(xì)介紹了基于FPGA開發(fā)板的GPS模擬器數(shù)據(jù)采集驗(yàn)證設(shè)計(jì)方案，包括系統(tǒng)總體設(shè)計(jì)、主控芯片型號(hào)及其作用、數(shù)據(jù)采集與驗(yàn)證方案以及詳細(xì)設(shè)計(jì)步驟。實(shí)驗(yàn)結(jié)果表明，該方案能夠有效地采集和驗(yàn)證GPS模擬器數(shù)據(jù)，滿足設(shè)計(jì)要求。通過(guò)FPGA和ARM處理器的協(xié)同工作，實(shí)現(xiàn)了GPS信號(hào)的捕獲、跟蹤和解調(diào)，為后續(xù)的導(dǎo)航定位功能提供了可靠的基礎(chǔ)。

參考文獻(xiàn)

[1] ANTTI I. FPGA prototyping: untapping potential within the multimillion-gate system-on-chip design space, 2005, 133-136.

[2] LIN Yi Li, YOUNG Chung Ping, Alvin W.Y. Su, Versatile PC/FPGA-based verification/fast prototyping platform with multimedia Applications. IEEE Transactions on Instrumentation and Measurement, 2007, 56(6).

[3] HU Tsung Yu, CHEN Liang Bi, HUANG Ing-Jer. An efficient HW/SW integrated verification methodology for 3D Graphics SoC development. The 13th IEEE International Symposium on Consumer Electronics, 2009.

[4] LINDA E.M, LUIS A.P, JEFFREY P. System-on-Chip design and implementation. IEEE Transactions on Education, 2009.

[5] 張開明, 王新安, 張國(guó)新, 等. WLAN SoC芯片BX501的FPGA驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn). 微電子學(xué)與計(jì)算機(jī), 2006, 23(1): 97-102.

[6] 竇建華, 孫強(qiáng), 陸俊峰. 基于JTAG和FPGA的嵌入式SoC驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn). 合肥工業(yè)大學(xué)學(xué)報(bào), 2009, 32(3): 336~339.