許多基于奔騰處理器的主板制造商一直在尋找一種經(jīng)濟(jì)的解決方案，以解決為當(dāng)前一代奔騰P54C供電的問題，并適應(yīng)即將推出的升級處理器?，F(xiàn)有的處理器為處理器核心和I/O使用單一電源。對于最高頻率的產(chǎn)品，所需的電源為3.5V±100mV (VRE規(guī)格)。對于時鐘頻譜性能較低的一端，供電電壓為3.3V±5%即可。最近，英特爾重新規(guī)定了標(biāo)準(zhǔn)的3.3V cpu在3.5V下運(yùn)行。這使得任何時鐘頻率的設(shè)計都可以通過單個3.5V電源進(jìn)行操作。I/O環(huán)和芯片組應(yīng)該由與CPU核心相同的電壓供電，無論是3.3V還是3.5V。

　　即將上市的P55C升級處理器需要單獨(dú)的核心和I/O供應(yīng)。標(biāo)稱核心電壓目標(biāo)為2.500V±5%，而I/O電源標(biāo)稱仍為3.3V。還有一個處理器引腳，V(CC2DET)，在位置AL1上，它與P55C接地，但在P54C上是打開的。P54C的核心和I/O電源引腳在芯片上一起短路，這帶來了一個重大的復(fù)雜問題。圖1顯示了系統(tǒng)框圖。如果核心和I/O電源不提供成比例的電流，損壞P54金屬化可能會發(fā)生。如圖2所示，基于LT1580 / LT1587的電路將根據(jù)V(CC2DET)引腳的狀態(tài)自動向CPU和I/O電路提供所需的電壓，并在兩個穩(wěn)壓器之間分擔(dān)負(fù)載。

　　圖1所示 系統(tǒng)配置

　　圖2 供電原理圖

　　一個簡單的解決方案

　　這種雙線性穩(wěn)壓電路采用LT1580作為CPU核心電源，LT1587作為I/O電源。LT1580具有精確的參考、遙測和極低的壓降。經(jīng)過最壞情況分析的審查，它能夠滿足嚴(yán)格的VRE電壓規(guī)范。LT1587額定最大電流為3.0A，足以為大多數(shù)桌面系統(tǒng)的I/O供電。如果需要超過3A的I/O電流-例如，您的設(shè)計有一個非常大的L2緩存-可以通過改變一個電阻值(R12)來替換LT1585A，它能夠達(dá)到5.0A。詳細(xì)信息請參見設(shè)計方程。

　　當(dāng)輸出被CPU金屬化短路時，運(yùn)算放大器U1強(qiáng)制兩個穩(wěn)壓器共享負(fù)載電流。負(fù)載電流由兩個低值電流檢測電阻R12和R13檢測。這些電阻實際上是在PC板上作為短走線實現(xiàn)的。該設(shè)計不依賴于感測電阻的絕對值是否準(zhǔn)確;要使電路正常工作，只需要比率匹配。電阻比將在PC板生產(chǎn)批次中得到很好的控制。

　　放大器U1上拉U2的調(diào)節(jié)引腳，提高I/O穩(wěn)壓器的輸出電壓，直到兩個穩(wěn)壓器之間建立適當(dāng)?shù)碾娏鞅?。?dāng)感測電阻兩端的壓降相等時，滿足此條件。調(diào)節(jié)器電流與感測電阻值成反比，因此與電阻走線長度成反比。如果需要不同的電流比，只需根據(jù)給出的公式重新計算走線長度。電阻在滿載時的電壓降約為25mV。當(dāng)然，如果需要，也可以使用離散電阻，但與PC板走線相比，它們的成本相當(dāng)高。

　　非理想分量將轉(zhuǎn)化為電流分擔(dān)比的誤差。如圖所示的組件，最大的貢獻(xiàn)電流分擔(dān)誤差是誤差放大器失調(diào)電壓。經(jīng)濟(jì)型LT1006CS8極低的偏移量(最大400μV)確保了最壞情況下的份額誤差僅為1.6%。如果使用LT1006的通孔版本，則該誤差降低五倍。使用該運(yùn)放可以進(jìn)一步降低感測電阻的值。

　　如果用戶應(yīng)該升級到P55C, E3現(xiàn)在連接到地。這將關(guān)閉Q2，允許Q1和Q3打開。Q1短路LT1580的部分反饋分壓器，降低其輸出至2.500V。Q3將U1的非反相輸入拉低，迫使運(yùn)放輸出到地。D1現(xiàn)在反向偏置，有效地斷開運(yùn)放與電路的連接，這導(dǎo)致I/O穩(wěn)壓器的輸出降至3.3V。當(dāng)P54供電時，電阻R11拉起D2的陰極，使二極管泄漏電流不會導(dǎo)致電流共享錯誤。

　　LT1580允許遠(yuǎn)程感知CPU的負(fù)載電壓。此外，通過在檢測線上插入一個低值電阻，引入了一個小的故意負(fù)載調(diào)節(jié)誤差，可以看出，這將降低調(diào)節(jié)器的峰對峰瞬態(tài)響應(yīng)。調(diào)節(jié)誤差在負(fù)載上得到很好的控制，不受任何痕量電阻或寄生的影響。這種技術(shù)實現(xiàn)了控制磁芯電壓瞬變所需的輸出電容量的減少。

　　結(jié)論

　　使用少量低成本組件，可以消除對可更換電源模塊的需求，并且仍然可以滿足將微處理器升級到改進(jìn)技術(shù)的愿望。此外，該解決方案的結(jié)果是一個“傻瓜證明”的設(shè)計，防止應(yīng)用不適當(dāng)?shù)碾娫措妷?，這可能會損壞昂貴的CPU。

　　設(shè)計方程:

　　假設(shè)V(S)約為25mV，

　　1oz銅的厚度為0.0036cm

　　20z銅的厚度為0.0071cm

　　對于1oz銅PC板，使用0.127厘米(0.050“)寬的痕跡

　　對于20z銅PC板，使用0.064厘米(0.025“)寬的痕跡

　　L是跡長，單位是厘米

　　R是期望電阻

　　R(S)為銅的比電阻率:1.72μ歐姆 cm

　　t為PC板的銅厚度，單位為厘米