編者薦語：

　　存算一體、HBM、CXL、超融合存儲等新興存儲技術(shù)路徑備受關(guān)注，國內(nèi)存儲芯片原廠也有涉足和布局。

　　以下文章來源于國際電子商情 ，作者夏曾德

　　市場在變，需求在變，技術(shù)也在更迭。面對大容量、高密度等需求，存儲廠商競相開發(fā)3D產(chǎn)品。

　　過去三年，存儲市場波動持續(xù)影響著整個半導體行業(yè)。由于2019年DRAM和NAND的價格下跌近50%，導致收入暴跌超過30%。然而，盡管2020年全球經(jīng)濟遭遇新冠侵襲，但這一年DRAM和NAND市場收入分別增長了28%和6%。進入2021年，DRAM市場收入猛增40%以上至940億美元，幾乎創(chuàng)下歷史新高。

　　WSTS數(shù)據(jù)顯示，2022年全球存儲芯片行業(yè)市場規(guī)模約為1392億美元，占半導體行業(yè)比重約為20%，僅次于邏輯芯片，成為第二大半導體品類。存儲芯片產(chǎn)品以DRAM和NAND Flash為主，其中DRAM為最大單一品類，其2022年的市場規(guī)模為790.61億美元，市占率為56.8%。在該市場，三星電子、SK海力士及美光三家廠商擁有高達95%的占有率。

　　1?? 長期來看，DRAM和NAND

　　市場需求將持續(xù)增長

　　1、DRAM：計算將推動需求增長

　　盡管2023年DRAM市場將會走向負增長，且下行速度極快。但是長期來看，DRAM市場將隨著計算需求的增長而持續(xù)上揚。

　　據(jù)Gartner預測，2023年全球DRAM市場增幅將下降39.4%，收入總額為476億美元。但該市場將在2024年快速復蘇，DRAM收入將隨著價格的回升而增長86.8%。另外，Yole Intelligence則預計，未來五年，數(shù)據(jù)中心對 DRAM 的需求將以超過30%的復合增長率增長，這將使同期整體DRAM需求每年增長20% 以上。同時，隨著5G不斷融入人工智能、物聯(lián)網(wǎng)等應用之中，新的計算需求出現(xiàn)將長期推動DRAM市場增長。

　　2、未來半年，NAND市場行情與DRAM類似

　　進入2023年，NAND供應商采取行動重新平衡供需動態(tài)，他們不僅減少對市場的出貨量，且大部分供應商都宣布削減晶圓廠利用率或減少晶圓開工。市場研究機構(gòu)Yole分析稱，所有供應商不僅削減了2023年資本支出，并推遲了路線圖進程。其中，僅NAND 資本支出預計將同比下降約40%。Yole指出，隨著庫存水平的正常化回歸以及OEM等采購信心的恢復，將為今年晚些時候的 NAND復蘇提供了希望。

　　不過，盡管業(yè)界期望消費類電子需求下半年企穩(wěn)回升，帶動疲軟的NAND市場復蘇，但是實際上可能會被“潑冷水“。

　　據(jù)分析機構(gòu)Gartner 今年5月預測，未來6個月NAND市場的動態(tài)將與DRAM市場類似。需求疲軟和大量供應商庫存將造成供過于求，導致價格大幅下跌。因此，2023年NAND收入預計將下降32.9%至389億美元。到2024年，由于供應嚴重短缺，NAND收入預計將增長60.7%。

　　3、新需求成為推動NAND長期增長的驅(qū)動力

　　盡管市場仍在短期內(nèi)受到波動，但NAND存儲正迎來高速增長期。

　　在消費端，傳統(tǒng)硬盤硬盤 (HDD) 需求不斷被基于 NAND 的固態(tài)硬盤 (SSD)所蠶食。例如這類NAND需求的主要驅(qū)動因素包括超大規(guī)模廠商和傳統(tǒng)企業(yè)OEM 的企業(yè)級固態(tài)硬盤 、個人電腦和游戲機越來越多地采用 SSD，以及智能手機和其他移動設(shè)備需求的持續(xù)推動。在企業(yè)需求端(B端)，隨著生成式AI(Generative AI 或 AIGC)以及本地、邊緣和云存儲需求的大幅增長，將推動NAND強勁增長。

　　根據(jù)預測，2022-2028 年的SSD市場總規(guī)模將從290億美元增加至670億美元，期間復合年增長率約為15%。據(jù)Yole指出，包括消費類個人電腦、渠道分銷和游戲系統(tǒng)在內(nèi)的客戶端市場與包括服務器和存儲附加驅(qū)動器在內(nèi)的企業(yè)市場之間的情況將大不相同。未來幾年，客戶端產(chǎn)品的需求將疲軟，但數(shù)據(jù)中心空間中高級工作負載的低延遲存儲需求將推動企業(yè)級SSD的增長。

　　圖1、數(shù)據(jù)密集型工作負載推動異構(gòu)數(shù)據(jù)中心架構(gòu) ，圖源：美光

　　2??汽車行業(yè)成存儲增長

　　最快的細分市場

　　根據(jù)分析機構(gòu)Yole Intelligence預測，到 2027年汽車存儲器的收入將增加兩倍，占汽車半導體市場的17%，2021-2027復合年增長率為20%，將超過同期全球存儲器市場(8%)和汽車半導體(10%)的復合年增長率。

　　資料顯示，目前汽車中的信息娛樂單元、儀表盤和連接性的駕駛艙是內(nèi)存需求的主要集中區(qū)域;其次，為ADAS & AD 對內(nèi)存的使用量，這部分需求在2021年就占整車半導體收入的24%。另外，其他關(guān)于動力總成、底盤和安全以及車身和舒適性所需的限制最多，則主要使用較為穩(wěn)健的EEPROM和NOR 閃存。

　　預計到2027 年，Cockpit(座艙)仍將是汽車中內(nèi)存的主要消耗者，但ADAS & AD的收入份額將增至36%。屆時，DRAM和NAND預計將占汽車內(nèi)存收入的近90%。

　　3??市場需求在變，

　　技術(shù)也在更迭

　　隨著各種應用場景對高速和高性能存儲要求的不斷提升，主流存儲廠商也在積極尋求將NAND架構(gòu)從平面 (2D)轉(zhuǎn)變?yōu)?D結(jié)構(gòu)，以及持續(xù)推進層數(shù)的增長。

　　所謂3D NAND，就是通過在垂直堆棧中將多組存儲單元相互層疊以實現(xiàn)容量遞增。閃存芯片內(nèi)的層數(shù)越多，總存儲容量就越大。目前各大廠商均在制造100層以上芯片，并已研發(fā)和量產(chǎn)了更高層數(shù)的存儲產(chǎn)品。

　　盡管進入時間節(jié)點不同，但各主流大廠均取得了不俗成果。

　　比如，美系廠商美光在2020年11月推出首款176層3D NAND Flash后，又于2022年7月2宣布推出全球首款量產(chǎn)的232層NAND，這也是全球首款突破200層大關(guān)的固態(tài)存儲芯片。

　　韓系廠商SK海力士自2020年12月完成176層NAND研發(fā)，至2022年8月其又宣布成功研發(fā)了全球首款業(yè)界最高層數(shù)的238層NAND閃存，并于同年展示了首款238層4D NAND。根據(jù)技術(shù)路線，SK海力士3D NAND閃存堆疊層數(shù)將于2025年達到500層，并于2030年達到800層以上。三星電子在2022年11月宣布量產(chǎn)236層3D NAND 閃存芯片。三星聲稱，到2030年將打造出1000層的V-NAND。

　　美日合作共同推進。2021年，日系廠商鎧俠與美系西部數(shù)據(jù)共同推出了第六代 162層3D NAND技術(shù)。同年，兩家公司又聯(lián)合在日本投資最新的Fab7工廠，擬進一步提升鎧俠的產(chǎn)能。今年3月，雙方再宣布推出第八代BiCS 218層3D NAND，同時，雙面對市場競爭，除技術(shù)升級之外，產(chǎn)能擴張也是提升競爭實力的有效手段。一種方式是投資建廠，比如三星曾宣布持續(xù)擴建韓國的平澤制造基地(Pyeongtaek)，并擴大了其在中國西安的產(chǎn)能;甚至在面臨被中國制裁禁售之下，美光依然增加了對位于中國西安的基地進行投資。另一種則是行業(yè)間的整合，比如SK海力士收購英特爾的NAND/SSD業(yè)務(更名為Solidigm)，以及傳聞鎧俠/西部數(shù)據(jù)合并(取代鎧俠獨立上市)。通過收購英特爾相關(guān)業(yè)務，SK海力士不僅擁有了前者位于中國大連NAND閃存制造工廠資產(chǎn)，更重要的是借助于收購，其在NAND Flash領(lǐng)域的市場份額超越鎧俠，位居世界第二，僅次于三星。不過，倘若鎧俠、西部數(shù)據(jù)能成功合并，或?qū)⒃谑袌稣加新噬习饣匾痪帧?/span>

　　4??NAND和DRAM技術(shù)路線

　　萬物互聯(lián)時代，數(shù)據(jù)需求暴增，數(shù)據(jù)存儲介質(zhì)需求也迎來大發(fā)展。因此，為了維持NAND更好的性能，更低的成本及更高的密度，業(yè)界正在大量研究新技術(shù)解決方案，其中，包括互補金屬氧化物半導體 (CMOS) 鍵合陣列 (CBA) 架構(gòu)。例如長江存儲 (YMTC) Xtacking (晶棧)方法。

　　圖2、長江存儲的Flash芯片

　　通常，3D NAND 單元陣列位于其外圍電路(如頁面緩沖器、感測放大器、電荷泵和 I/O)旁邊或之上。同時，從半導體制造的角度來看，使用相同的制造技術(shù)制造存儲器和外圍邏輯并不完全有效。CBA 和 Xtacking架構(gòu)涉及使用最佳生產(chǎn)節(jié)點在單獨的晶圓上生產(chǎn)3D NAND單元陣列和 I/O CMOS，這使其能夠最大限度地提高存儲陣列的位密度和I/O性能。而在Xtacking架構(gòu)問世前，市場上的3D NAND主要分為傳統(tǒng)并列式架構(gòu)和CuA(CMOS under Array)架構(gòu)。

　　2023年3月，鎧俠和西部數(shù)據(jù)宣布了最新3D閃存技術(shù)的詳細信息。兩家公司開發(fā)了開創(chuàng)性的 CBA(CMOS 直接鍵合到陣列)技術(shù)，其中每個 CMOS 晶圓和單元陣列晶圓都在其優(yōu)化條件下單獨制造，然后粘合在一起以提供更高的位密度(提高50%以上)和更快的 NAND I/O速度(提高 50% 以上)。

　　2023年6月，SK海力士宣布已開始量產(chǎn)238層4D NAND閃存，并正在進行產(chǎn)品驗證。據(jù)悉，此產(chǎn)品的數(shù)據(jù)傳輸速度為每秒2.4Gb(千兆比特)，較上一代的速度快50%。

　　圖3、SK海力士4D NAND

　　3D封裝技術(shù)采用立體式封裝結(jié)構(gòu),將多個芯片同層或不同層交叉封裝在一個封裝體，增加了芯片之間的連通性和互聯(lián)性，并顯著提升了芯片電路性能。目前，業(yè)界對于下一代3D封裝準單芯片基于混合鍵合(Hybrid Bonding)，將集成密度和性能再提升10倍。為此，主流存儲制造商都在使用混合鍵合設(shè)備進行研發(fā)。根據(jù)Yole指出，鎧俠和三星等廠商正在將晶圓到晶圓鍵合引入到NAND路線圖中。

　　據(jù)泛林集團(Lam Research)關(guān)于半導體3D發(fā)展趨勢資料的介紹，邏輯領(lǐng)域的3D過渡也已經(jīng)開始，F(xiàn)inFET(鰭式場效應晶體管)技術(shù)讓位于全包圍柵極 (GAA) 晶體管和互補場效應晶體管 (CFET) 架構(gòu)展示出極大優(yōu)勢。制造方法和技術(shù)的持續(xù)進步對于實現(xiàn)并進一步推動下一代GAA晶體管、DRAM架構(gòu)和3D NAND器件(目前已包含200多層)的微縮至關(guān)重要。

　　然而，在3D時代，半導體微縮非常困難。在單個工藝腔室中實現(xiàn)多種功能可能是一個有效途徑，它需要整合不同的沉積或刻蝕技術(shù)來處理3D結(jié)構(gòu)的需求，甚至需要同時整合沉積和刻蝕技術(shù)，以更好地覆蓋3D外形和原位修復工藝。

　　不過，好在技術(shù)進程總在持續(xù)推進之中。2023年6月9日，Tokyo Electron(東京電子)宣布其開發(fā)團隊(等離子蝕刻系統(tǒng)的開發(fā)和制造基地)已開發(fā)出一種能夠生產(chǎn)存儲器的創(chuàng)新蝕刻技術(shù)先進的3D NAND設(shè)備中的通道孔，堆棧超過400層。該團隊開發(fā)的新工藝首次將電介質(zhì)蝕刻應用帶到了低溫范圍，產(chǎn)生了具有極高蝕刻速率的系統(tǒng)。這項創(chuàng)新技術(shù)可在短短33分鐘內(nèi)實現(xiàn)10μm深的高縱橫比(晶圓上形成的圖案的深度與寬度之比)蝕刻。

　　圖4、蝕刻后存儲通道孔圖案的橫截面SEM圖像，以及孔底部的FIB切割圖像

　　圖源：東京電子

　　此外，在DRAM業(yè)務中，目前的共識是平面微縮——即使通過極紫外光刻 (EUV) 工藝——也不足以在整個未來十年提供所需的位密度改進。因此，主要設(shè)備供應商和領(lǐng)先的 DRAM 制造商正在考慮將單片3D DRAM(相當于3D NAND的DRAM)作為長期擴展的潛在解決方案。根據(jù)Yole推測，這種新穎的3D技術(shù)可能在2029-2030年期間進入市場。不過，在此之前，該機構(gòu)預計混合鍵合系統(tǒng)開始滲透DRAM設(shè)備市場，用于制造3D堆疊DRAM，例如高帶寬內(nèi)存 (HBM)，可能從 HBM3+ 代開始。

　　HBM(High Bandwidth Memory，高帶寬內(nèi)存)是一種新型的CPU/GPU 內(nèi)存芯片，其實就是將很多個DDR芯片堆疊在一起后和GPU封裝在一起，實現(xiàn)大容量，高位寬的DDR組合陣列。高速、高帶寬HBM堆棧沒有以外部互連線的方式與信號處理器芯片連接，而是通過中間介質(zhì)層緊湊而快速地連接，同時HBM內(nèi)部的不同DRAM采用TSV 實現(xiàn)信號縱向連接，HBM具備的特性幾乎與片內(nèi)集成的RAM存儲器一樣。

　　目前，在HBM芯片技術(shù)積累方面，SK海力士與三星在業(yè)內(nèi)領(lǐng)先。例如SK海力士于2014年在業(yè)界首次成功研發(fā)HBM1，至2022年其HBM3芯片已向英偉達供貨。

　　根據(jù)SK海力士有關(guān)異構(gòu)集成半導體封裝技術(shù)資料的介紹，在堆疊競爭時期，SK海力士的CoC(Chip-on-Chip,芯片內(nèi)建芯片)技術(shù)表現(xiàn)尤為突出，這項技術(shù)將凸塊互聯(lián) (Bump Interconnection)與引線鍵合(Wire Bonding)相結(jié)合，在提高運行速度和降低成本方面實現(xiàn)了突破。如今，該技術(shù)已專門應用于SK海力士高密度模塊的生產(chǎn)和量產(chǎn)。

　　圖5、SK海力士最新封裝技術(shù)， 圖源：SK海力士

　　進入融合時期，SK海力士正積極發(fā)展混合鍵合(Hybrid Bonding)技術(shù)采用Cu-to-Cu(Copper-to-Copper, 銅-銅)鍵合替代焊接。SK海力士也在研究采用Fan-out RDL(Redistribution Layer,扇出型重新分配層)技術(shù)等各種封裝技術(shù)方案?；旌湘I合技術(shù)可以進一步縮小間距，同時作為一種無間隙鍵合(Gapless Bonding)技術(shù)，在芯片堆疊時不使用焊接凸塊(Solder Bump)，因此在封裝高度上更具優(yōu)勢。此外，扇出型RDL技術(shù)適用于多個平臺，SK海力士計劃將該技術(shù)用于芯粒(Chiplet)技術(shù)為基礎(chǔ)的集成封裝。線間距(Line Pitch)和多層(Multi-Layer)是扇出型技術(shù)的關(guān)鍵組成部分，SK海力士計劃到2025年將確保1微米以下或亞微米(Sub-micron)級水平的RDL技術(shù)。