MOS晶體管 - MOS晶體管

金屬-氧化物-半導(dǎo)體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。MOS管構(gòu)成的集成電路稱為MOS集成電路，而PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為CMOS-IC

雙極性晶體管的輸出特性曲線形狀與MOS器件的輸出特性曲線相似，但線性區(qū)與飽和區(qū)恰好相反。MOS器件的輸出特性曲線的參變量是VGS ，雙極性晶體管的輸出特性曲線的參變量是基極電流IB。衡量溝道長度調(diào)制的大小可以用厄萊(Early)電壓VA表示，它反映了飽和區(qū)輸出電流曲線上翹的程度。

PMOS的工作原理與NMOS相類似。因?yàn)镻MOS是N型硅襯底，其中的多數(shù)載流子是電子，少數(shù)載流子是空穴，源漏區(qū)的摻雜類型是P型，所以，PMOS的工作條件是在柵上相對于源極施加負(fù)電壓，亦即在PMOS的柵上施加的是負(fù)電荷電子，而在襯底感應(yīng)的是可運(yùn)動的正電荷空穴和帶固定正電荷的耗盡層，不考慮二氧化硅中存在的電荷的影響，襯底中感應(yīng)的正電荷數(shù)量就等于PMOS柵上的負(fù)電荷的數(shù)量。當(dāng)達(dá)到強(qiáng)反型時，在相對于源端為負(fù)的漏源電壓的作用下，源端的正電荷空穴經(jīng)過導(dǎo)通的P型溝道到達(dá)漏端，形成從源到漏的源漏電流。同樣地，VGS越負(fù)(絕對值越大)，溝道的導(dǎo)通電阻越小，電流的數(shù)值越大。

NMOS一樣，導(dǎo)通的PMOS的工作區(qū)域也分為非飽和區(qū)，臨界飽和點(diǎn)和飽和區(qū)。當(dāng)然，不論NMOS還是PMOS，當(dāng)未形成反型溝道時，都處于截止區(qū)，其電壓條件是： VGSVTP (PMOS)， 值得注意的是，PMOS的VGS和VTP都是負(fù)值。

以上的討論，都有一個前提條件，即當(dāng)VGS=0時沒有導(dǎo)電溝道，只有當(dāng)施加在柵上的電壓絕對值大于器件的閾值電壓的絕對值時，器件才開始導(dǎo)通，在漏源電壓的作用下，才能形成漏源電流。以這種方式工作的MOS器件被稱為增強(qiáng)型(enhancement mode)，又稱常關(guān)閉型(normally-off) MOS晶體管。所以，上面介紹的是增強(qiáng)型NMOS晶體管和增強(qiáng)型PMOS晶體管。

除了增強(qiáng)型MOS器件外，還有一類MOS器件，它們在柵上的電壓值為零時(VGS=0)，在襯底上表面就已經(jīng)形成了導(dǎo)電溝道，在VDS的作用下就能形成漏源電流。這類MOS器件被稱為耗盡型(depletion mode)，又稱常開啟型(normally-on) MOS晶體管。

耗盡型MOS晶體管分為耗盡型NMOS晶體管和耗盡型PMOS晶體管。對于耗盡型器件，由于VGS=0時就存在導(dǎo)電溝道，因此，要關(guān)閉溝道將施加相對于同種溝道增強(qiáng)型MOS管的反極性電壓。對耗盡型NMOS晶體管，由于在VGS=0時器件的表面已經(jīng)積累了較多的電子，因此，必須在柵極上施加負(fù)電壓，才能將表面的電子“趕走”。同樣地，對耗盡型PMOS晶體管，由于在VGS=0時器件的表面已經(jīng)存在積累的正電荷空穴，因此，必須在柵極上施加正電壓，才能使表面導(dǎo)電溝道消失。

使耗盡型器件的表面溝道消失所必須施加的電壓，稱為夾斷電壓 VP (pinch-off)，顯然，NMOS的夾斷電壓VPN0。耗盡型NMOS晶體管夾斷電壓VP的符號為負(fù)。增強(qiáng)型NMOS晶體管閾值電壓VT的符號為正。

耗盡型器件的初始導(dǎo)電溝道的形成主要來自兩個方面：①柵與襯底之間的二氧化硅介質(zhì)中含有的固定電荷的感應(yīng);②通過工藝的方法在器件襯底的表面形成一層反型材料。顯然，前者較后者具有不確定性，二氧化硅中的固定正電荷是在二氧化硅形成工藝中或后期加工中引入的，通常是不希望存在的。后者則是為了獲得耗盡型MOS晶體管而專門進(jìn)行的工藝加工，通常采用離子注入的方式在器件的表面形成與襯底摻雜類型相反(與源漏摻雜類型相同)的區(qū)域，例如，為獲得耗盡型NMOS管，在P型襯底表面通過離子注入方式注入Ⅴ價元素磷或砷，形成N型的摻雜區(qū)作為溝道。由于離子注入可以精確的控制摻雜濃度，因此器件的夾斷電壓值具有可控性。

綜上所述，MOS晶體管具有四種基本類型：增強(qiáng)型NMOS晶體管，耗盡型NMOS晶體管，增強(qiáng)型PMOS晶體管，耗盡型PMOS晶體管。在實(shí)際的邏輯電路應(yīng)用中，一般不使用耗盡型PMOS晶體管。

MOS晶體管的襯底偏置效應(yīng)

在實(shí)際工作中，經(jīng)常出現(xiàn)襯底和源極不相連的情況，此時，VBS不等于0。由基本的pn結(jié)理論可知，處于反偏的pn結(jié)的耗盡層將展寬。上圖說明了NMOS管在VDS較小時的襯底耗盡層變化情況，圖中的淺色邊界是襯底偏置為0時的耗盡層邊界。當(dāng)襯底與源處于反偏時，襯底中的耗盡區(qū)變厚，使得耗盡層中的固定電荷數(shù)增加。由于柵電容兩邊電荷守衡，所以，在柵上電荷沒有改變的情況下，耗盡層電荷的增加，必然導(dǎo)致溝道中可動電荷的減少，從而導(dǎo)致導(dǎo)電水平下降。若要維持原有的導(dǎo)電水平，必須增加?xùn)艍海丛黾訓(xùn)派系碾姾蓴?shù)。對器件而言，襯底偏置電壓的存在，將使MOS晶體管的閾值電壓的數(shù)值提高。對NMOS，VTN更正，對PMOS，VTP更負(fù)，即閾值電壓的絕對值提高了。

γ為襯底偏置效應(yīng)系數(shù)，它隨襯底摻雜濃度而變化，典型值：NMOS晶體管，γ=0.7～3.0。PMOS晶體管，γ=0.5~0.7對于PMOS晶體管，?VT取負(fù)值，對NMOS晶體管，取正值。

對處于動態(tài)工作的器件而言，當(dāng)襯底接一固定電位時，襯偏電壓將隨著源節(jié)點(diǎn)電位的變化而變化，產(chǎn)生對器件溝道電流的調(diào)制，這稱為背柵調(diào)制，用背柵跨導(dǎo)gmB來定義這種調(diào)制作用的大?。?/span>

其中三個重要端口參數(shù)：gm、gds和gmb對應(yīng)了MOS器件的三個信號端口G-S、D-S、B-S，它們反映了端口信號對漏源電流的控制作用。

MOS晶體管 - 閾值電壓的影響因素

第一個影響閾值電壓的因素是作為介質(zhì)的二氧化硅(柵氧化層)中的電荷Qss以及電荷的性質(zhì)。這種電荷通常是由多種原因產(chǎn)生的，其中的一部分帶正電，一部分帶負(fù)電，其凈電荷的極性顯然會對襯底表面產(chǎn)生電荷感應(yīng)，從而影響反型層的形成，或者是使器件耗盡，或者是阻礙反型層的形成。Qss通常為可動正電荷。

第二個影響閾值電壓的因素是襯底的摻雜濃度。從前面的分析可知，要在襯底的上表面產(chǎn)生反型層，必須施加能夠?qū)⒈砻婧谋M并且形成襯底少數(shù)載流子的積累的柵源電壓，這個電壓的大小與襯底的摻雜濃度有直接的關(guān)系。襯底摻雜濃度(QB)越低，多數(shù)載流子的濃度也越低，使襯底表面耗盡和反型所需要的電壓VGS越小。

所以，襯底摻雜濃度是一個重要的參數(shù)，襯底摻雜濃度越低，器件的閾值電壓數(shù)值將越小，反之則閾值電壓值越高。對于一個成熟穩(wěn)定的工藝和器件基本結(jié)構(gòu)，器件閾值電壓的調(diào)整，主要通過改變襯底摻雜濃度或襯底表面摻雜濃度進(jìn)行。襯底表面摻雜濃度的調(diào)整是通過離子注入雜質(zhì)離子進(jìn)行。

第三個影響閾值電壓的因素是由柵氧化層厚度tOX決定的單位面積柵電容的大小。單位面積柵電容越大，電荷數(shù)量變化對VGS的變化越敏感，器件的閾值電壓則越小。

實(shí)際的效應(yīng)是，柵氧化層的厚度越薄，單位面積柵電容越大，相應(yīng)的閾值電壓數(shù)值越低。但因?yàn)闁叛趸瘜釉奖。趸瘜又械膱鰪?qiáng)越大，因此，柵氧化層的厚度受到氧化層擊穿電壓的限制。選用其他介質(zhì)材料做柵介質(zhì)是當(dāng)前工藝中的一個方向。例如選用氮氧化硅 SiNxOy 替代二氧化硅是一個微電子技術(shù)的發(fā)展方向。正在研究其它具有高介電常數(shù)的材料，稱為高k柵絕緣介質(zhì)。

第四個對器件閾值電壓具有重要影響的參數(shù)是柵材料與硅襯底的功函數(shù)差ΦMS的數(shù)值，這和柵材料性質(zhì)以及襯底的摻雜類型有關(guān)，在一定的襯底摻雜條件下，柵極材料類型和柵極摻雜條件都將改變閾值電壓。對于以多晶硅為柵極的器件，器件的閾值電壓因多晶硅的摻雜類型以及摻雜濃度而發(fā)生變化。

可見，在正常條件下，很容易得到增強(qiáng)型PMOS管。為了制得增強(qiáng)型NMOS管，則需注意減少Q(mào)ss、Qox，增加QB。采用硅柵工藝對制做增強(qiáng)型NMOS管和絕對值小的增強(qiáng)型PMOS管有利。

MOS晶體管 - MOS管的開通過程

開關(guān)管的開關(guān)模式電路如圖4所示，二極管可是外接的或MOS管固有的。開關(guān)管在開通時的二極管電壓、電流波形如圖5所示。在圖5的階段1開關(guān)管關(guān)斷，開關(guān)電流為零，此時二極管電流和電感電流相等;在階段2開關(guān)導(dǎo)通，開關(guān)電流上升，同時二極管電流下降。開關(guān)電流上升的斜率和二極管電流下降的斜率的絕對值相同，符號相反;在階段3開關(guān)電流繼續(xù)上升，二極管電流繼續(xù)下降，并且二極管電流符號改變，由正轉(zhuǎn)到負(fù);在階段4，二極管從負(fù)的反向最大電流IRRM開始減小，它們斜率的絕對值相等;在階段5開關(guān)管完全開通，二極管的反向恢復(fù)完成，開關(guān)管電流等于電感電流。

電介質(zhì)在決定閾值電壓方面也起了重要作用。厚電介質(zhì)由于比較厚而削弱了電場。所以厚電介質(zhì)使閾值電壓上升，而薄電介質(zhì)使閾值電壓下降。理論上，電介質(zhì)成分也會影響電場強(qiáng)度。而實(shí)際上，幾乎所有的MOS管都用純二氧化硅作為gate dielectric。這種物質(zhì)可以以極純的純度和均勻性生長成非常薄的薄膜;其他物質(zhì)跟它都不能相提并論。因此其他電介質(zhì)物質(zhì)只有很少的應(yīng)用。(也有用高介電常數(shù)的物質(zhì)比如氮化硅作為gate dielectric的器件。有些作者把所有的MOS類晶體管，包括非氧化物電介質(zhì)，稱為insulated-gate field effect transistor(IGFET))

gate的物質(zhì)成分對閾值電壓也有所影響。如上所述，當(dāng)GATE和BACKGATE短接時，電場就出現(xiàn)在gate oxide上。這主要是因?yàn)镚ATE和BACKGATE物質(zhì)之間的work function差值造成的。大多數(shù)實(shí)際應(yīng)用的晶體管都用重?fù)诫s的多晶硅作為gate極。改變多晶硅的摻雜程度就能控制它的work function。

GATE OXIDE或氧化物和硅表面之間界面上過剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質(zhì)原子，捕獲的載流子，或結(jié)構(gòu)缺陷。電介質(zhì)或它表面捕獲的電荷會影響電場并進(jìn)一步影響閾值電壓。如果被捕獲的電子隨著時間，溫度或偏置電壓而變化，那么閾值電壓也會跟著變化。

MOS晶體管的平方律轉(zhuǎn)移特性

將MOS晶體管的柵漏連接，因?yàn)閂GS=VDS，所以，VDS>VGS-VTN， 導(dǎo)通的器件一定工作在飽和區(qū)。這時，晶體管的電流-電壓特性應(yīng)遵循飽和區(qū)的薩氏方程：

IDS=KN/2·W/L·(VGS-VTN)2(1+λVDS)

即平方律關(guān)系。4種MOS晶體管的平方律轉(zhuǎn)移特性如圖所示，這樣的連接方式在許多設(shè)計中被采用。

MOS管防靜電特性

MOS管的G極是由非常薄的一層絕緣層隔離的，因此非常容易被靜電擊穿(E = U/d)。雖然G對S存在著“電容”，但其非常小(因?yàn)槊娣e很小)，所以稍有電荷積累就會有較高的電壓，所以極容易被擊穿。