通過(guò)對(duì)除法算法的研究,采用三級(jí)流水并精選SRT的冗余區(qū)域,在不減少運(yùn)算精度的條件下,簡(jiǎn)化硬件設(shè)計(jì),用硬件描述語(yǔ)言(Verilog)實(shí)現(xiàn)了單精度和雙精度浮點(diǎn)數(shù)除法運(yùn)算模塊,并使用隨機(jī)測(cè)試矢量對(duì)除法器進(jìn)行驗(yàn)證,結(jié)果與參考機(jī)比較誤差不超過(guò)2-64.如果采用SMIC 0.18μm CMOS工藝庫(kù)實(shí)現(xiàn)該設(shè)計(jì),該除法單元在占用芯片面積為168173μm2的情況下工作頻率可達(dá)約455MHz.