隨著現(xiàn)代處理器技術(shù)的發(fā)展，在互連領(lǐng)域中，使用高速差分總線(xiàn)替代并行總線(xiàn)是大勢(shì)所趨。與單端并行信號(hào)相比，高速差分信號(hào)可以使用更高的時(shí)鐘頻率，從而使用更少的信號(hào)線(xiàn)，完成之前需要許多單端并行數(shù)據(jù)信號(hào)才能達(dá)到的總線(xiàn)帶寬。 PCI總線(xiàn)使用并行總線(xiàn)結(jié)構(gòu)，在同一條總線(xiàn)上的所有外部設(shè)備共享總線(xiàn)帶寬，而PCIe總線(xiàn)使用了高速差分總線(xiàn)，并采用端到端的連接方式，因此在每一條PCIe鏈路中只能連接兩個(gè)設(shè)備。這使得PCIe與PCI總線(xiàn)采用的拓?fù)浣Y(jié)構(gòu)有所不同。PCIe總線(xiàn)除了在連接方式上與PCI總線(xiàn)不同之外，還使用了一些在網(wǎng)絡(luò)通信中使用的技術(shù)，如支持多種數(shù)據(jù)路由方式，基于多通路的數(shù)據(jù)傳遞方式，和基于報(bào)文的數(shù)據(jù)傳送方式，并充分考慮了在數(shù)據(jù)傳送中出現(xiàn)服務(wù)質(zhì)量QoS (Quality of Service)問(wèn)題。