結(jié)合TMS320C64XDSP+FPGA信號處理平臺,簡述了TMS320C64XDSP的硬件結(jié)構(gòu),重點(diǎn)介紹直接存儲器訪問(EDMA)的硬件結(jié)構(gòu)和配置方法。數(shù)據(jù)經(jīng)現(xiàn)場可編程門陣列(Field-Programmable Gate Array,FPGA)及DSP外部存儲器接口(EMIF)由EDMA傳輸?shù)綌?shù)字信號處理器(DSP)片內(nèi),傳輸過程不需要CPU干預(yù),并且采用乒乓緩沖結(jié)構(gòu),CPU同時可以進(jìn)行數(shù)據(jù)處理,提高了數(shù)據(jù)傳輸、處理的速度,保證了實(shí)時性。