本發(fā)明涉及芯片開發(fā)平臺,特別涉及一種醫(yī)療電子芯片設(shè)計與驗證平臺.該平臺包括用于通過JTAG調(diào)試仿真器與計算機(jī)相連的JTAG接口電路,與JTAG接口電路相連的ARM處理器核,與ARM處理器核相連的FPGA電路,以及外圍接口電路.該FPGA電路包括系統(tǒng)總線以及電源管理模塊,數(shù)模轉(zhuǎn)換模塊,看門狗模塊,時鐘模塊,存儲管理模塊,顯示控制模塊和至少一個針對生理信號處理的IP核.外圍接口電路包括存儲器,顯示器,晶振電路,電源電路和開關(guān).基于上述醫(yī)療電子芯片設(shè)計與驗證平臺進(jìn)行醫(yī)療電子新產(chǎn)品開發(fā),可以靈活快速地配置各類IP,進(jìn)行IP復(fù)用,避免多個產(chǎn)品的相似功能部分的重復(fù)開發(fā),縮短了產(chǎn)品開發(fā)周期,降低產(chǎn)品開發(fā)成本.