原標(biāo)題：西門子與臺積電深化合作，不斷攀登設(shè)計工具認(rèn)證高峰

西門子與臺積電深化合作，不斷攀登設(shè)計工具認(rèn)證高峰，這一合作體現(xiàn)在多個方面，包括EDA（電子設(shè)計自動化）產(chǎn)品的工藝認(rèn)證、先進封裝技術(shù)的支持以及測試解決方案的開發(fā)等。以下是對這一合作的具體分析：

一、EDA產(chǎn)品工藝認(rèn)證

西門子與臺積電在EDA產(chǎn)品工藝認(rèn)證方面取得了顯著成果。西門子EDA產(chǎn)品線中的多個關(guān)鍵產(chǎn)品已經(jīng)成功通過臺積電最新工藝技術(shù)的認(rèn)證，包括：

• Calibre nmPlatform：這是一款用于IC sign-off（集成電路簽核）的領(lǐng)先物理驗證解決方案，已經(jīng)獲得了臺積電N2、N3E、N3P和N4P等先進工藝的認(rèn)證。Calibre nmPlatform包括Calibre nmDRC、Calibre YieldEnhancer、Calibre PERC和Calibre nmLVS等多個軟件，這些軟件共同構(gòu)成了強大的物理驗證平臺，有助于客戶在最新的工藝節(jié)點上實現(xiàn)高質(zhì)量的芯片設(shè)計。

• Analog FastSPICE平臺：該平臺專為納米級模擬、射頻（RF）、混合信號、存儲器和定制數(shù)字電路提供快速電路驗證。它已成功獲得臺積電N5A、N3E、N3P和N2等工藝的認(rèn)證，為客戶提供了強大的電路驗證能力。

• mPower模擬軟件：該軟件適用于使用臺積電N4P工藝的晶體管級電遷移和IR下降（EM/IR）驗證，進一步擴展了西門子在模擬驗證領(lǐng)域的優(yōu)勢。

二、先進封裝技術(shù)支持

西門子與臺積電在先進封裝技術(shù)方面也展開了深入合作。西門子成功滿足了臺積電尖端3DFabric設(shè)計流程的設(shè)計要求，包括對其Xpedition Package Designer（xPD）工具的改進，以支持使用自動避免和校正功能進行扇出型晶圓級封裝（InFO）設(shè)計規(guī)則處理。此外，Calibre 3DSTACK、DRC和LVS等EDA工具也獲得了臺積電最新的3DFabric技術(shù)（包括InFO、CoWoS和TSMC-SoIC）的支持與認(rèn)證，有助于縮短客戶的設(shè)計和簽核周期，并減少與人工干預(yù)相關(guān)的錯誤。

三、測試解決方案開發(fā)

為了支持臺積電的3D硅堆疊架構(gòu)，西門子還開發(fā)了可測試性設(shè)計（DFT）流程。西門子的Tessent軟件提供了基于層次化DFT、SSN（Streaming Scan Network）、增強型TAP（測試接入端口）和IEEE 1687 IJTAG（內(nèi)部聯(lián)合測試行動小組）網(wǎng)絡(luò)技術(shù)的領(lǐng)先DFT解決方案。這些解決方案符合IEEE 1838標(biāo)準(zhǔn)，具備可擴展、靈活性和易用性等特點，有助于客戶優(yōu)化與IC測試技術(shù)相關(guān)的資源。

四、合作成果與展望

西門子與臺積電的合作不僅體現(xiàn)在上述具體的產(chǎn)品和技術(shù)認(rèn)證上，還體現(xiàn)在雙方共同推動芯片創(chuàng)新、加速客戶產(chǎn)品上市速度等方面。西門子IC-EDA執(zhí)行副總裁Joe Sawicki表示：“臺積電的創(chuàng)新速度令人矚目，我們很榮幸能與這個合作伙伴合作，為我們的眾多共同客戶謀福利?！蔽磥?，隨著半導(dǎo)體技術(shù)的不斷發(fā)展，西門子與臺積電的合作還將繼續(xù)深化，共同推動芯片設(shè)計行業(yè)的進步和發(fā)展。

綜上所述，西門子與臺積電在EDA產(chǎn)品工藝認(rèn)證、先進封裝技術(shù)支持和測試解決方案開發(fā)等方面展開了深入合作，并取得了顯著成果。這些合作不僅提升了雙方的技術(shù)實力和市場競爭力，也為全球芯片設(shè)計行業(yè)的創(chuàng)新和發(fā)展做出了重要貢獻。