就像狗賽上的兔子誘餌一樣，最苛刻的數(shù)據(jù)采集系統(tǒng)要求固有地保持在商用集成電路到數(shù)字轉(zhuǎn)換器(ADC)性能的前面。這些極端的要求促使用戶和制造商開(kāi)發(fā)了許多創(chuàng)新的“性能增強(qiáng)”方法，以滿足高端數(shù)據(jù)采集系統(tǒng)的需求，同時(shí)等待下一個(gè)性能突破。

一種方法是通過(guò)使用多個(gè)a /D轉(zhuǎn)換通道的設(shè)計(jì)來(lái)填充轉(zhuǎn)換器“插槽”，從而大幅提高采樣率，降低噪聲或擴(kuò)展動(dòng)態(tài)范圍。隨著單個(gè)轉(zhuǎn)換器的成本、尺寸和功率需求在給定帶寬和分辨率下的降低，以及在越來(lái)越多的應(yīng)用中使用多個(gè)轉(zhuǎn)換器(通常打包在一起)，這種方法變得越來(lái)越實(shí)用。

本文將討論使用信號(hào)平均的多通道方法，以提高分辨率而不損失速度和時(shí)間交錯(cuò)，以提高采樣率而不損失分辨率。這些方法已經(jīng)產(chǎn)生了體現(xiàn)這些原則的改進(jìn)規(guī)格的產(chǎn)品，例如AD10678 16位，80 msps ADC和AD12500 12位，500 msps ADC。

平均

信噪比(SNR)，以dB為單位，是超聲波和雷達(dá)等應(yīng)用的關(guān)鍵性能指標(biāo)。這些系統(tǒng)中使用的adc可能會(huì)受到許多外部噪聲源的影響，包括時(shí)鐘噪聲、電源噪聲和布局引起的數(shù)字噪聲耦合。只要非相關(guān)噪聲源的平方和的平方根(root-sum-square, RSS)小于ADC固有的量化噪聲，輸出平均就能有效地降低整體本底噪聲。

要求更高信噪比的系統(tǒng)通常使用數(shù)字后置處理器來(lái)求和多個(gè)ADC通道的輸出。信號(hào)直接相加，而來(lái)自單個(gè)adc的噪聲(假設(shè)是不相關(guān)的)作為RSS求和，因此求和提高了整體信噪比。將4個(gè)adc的輸出加起來(lái)可使信噪比提高6db，即1lsb。AD6645 14位，80-MSPS ADC指定有效位數(shù)(ENOB)為12。圖1顯示了如何將4個(gè)ad6645加起來(lái)以獲得額外的2位分辨率和1位性能。

每個(gè)ADC的輸入包括一個(gè)信號(hào)項(xiàng)(V(S))和一個(gè)噪聲項(xiàng)(V(N))。將四個(gè)噪聲電壓源相加得到總電壓V(T)，它是四個(gè)信號(hào)電壓的線性和加上四個(gè)噪聲電壓的RSS，即:

（1)

由于V(S) 1 = V(S) 2 = V(S) 3 = V(S)(4)，信號(hào)有效地乘以了4，而均方根值相等的轉(zhuǎn)換器噪聲僅乘以了2，從而將信噪比增加了2倍，即6.02 dB。因此，將四個(gè)類似信號(hào)相加產(chǎn)生的6.02 db增加(得爾塔SNR)產(chǎn)生一個(gè)額外的有效分辨率位。由于信噪比(dB) = 6.02 N + 1.76，其中N為比特?cái)?shù)，

(2）

表1顯示了將多個(gè)adc的輸出相加后的信噪比。從簡(jiǎn)單的角度來(lái)看，將四個(gè)adc相加是一個(gè)顯而易見(jiàn)的選擇。在關(guān)鍵情況下，更大的數(shù)字也可能更有意義，但這將取決于其他系統(tǒng)規(guī)格(包括成本)和可用的電路板空間量。

表1 .信噪比的增加與adc數(shù)量的關(guān)系

14位ADC的理想信噪比為(6.02 × 14) + 1.76 = 86.04 dB。然而，AD6645數(shù)據(jù)表指定典型的信噪比僅為74 dB，產(chǎn)生12位的ENOB。

（3）

因此，將四個(gè)轉(zhuǎn)換器的輸出加在一起可以收回一個(gè)額外的位，將系統(tǒng)級(jí)ENOB推至13位(80 dB)。

當(dāng)然，這樣的系統(tǒng)除了需要系統(tǒng)原型、鑒定和測(cè)試開(kāi)發(fā)之外，還需要設(shè)計(jì)工作。然而，AD10678集成了4個(gè)ad6645、一個(gè)時(shí)鐘分配系統(tǒng)和一個(gè)復(fù)雜可編程邏輯器件(CPLD)，該器件已配置為提供高速加法算法。經(jīng)過(guò)充分測(cè)試和指定，AD10678以低成本在2.2 × 2.8英寸PCB封裝中可用。圖2所示的FFT(快速傅里葉變換)圖顯示了該轉(zhuǎn)換器的優(yōu)異性能，在80 msps時(shí)鐘和10 mhz輸入下提供80.22 db信噪比。

除了提高信噪比外，該架構(gòu)還提供了更高的直流精度。這四個(gè)器件的偏置誤差和增益誤差是不相關(guān)的，因此以降低噪聲的同樣方式實(shí)現(xiàn)了較低的系統(tǒng)偏置誤差和增益誤差。然而，線性度沒(méi)有改善，系統(tǒng)的無(wú)雜散動(dòng)態(tài)范圍(SFDR)實(shí)際上由最差的ADC控制。

這種實(shí)現(xiàn)的硬件在PCB上占用了更多的空間，消耗了四倍的功率，但與以四倍的速度平均單個(gè)ADC的輸出相比，使用這種技術(shù)可能仍然是有利的。盡管如此，在更高的速度下增加的信號(hào)采樣數(shù)量也將有助于減少與輸入信號(hào)一起到達(dá)的正常模式噪聲。隨著工藝的改進(jìn)，新的設(shè)計(jì)不斷降低adc的核心功率。此外，可用的四角和八進(jìn)制adc使多adc系統(tǒng)更容易實(shí)現(xiàn)，并且減少了空間占用。例如，AD9229四路12位50-MSPS/65-MSPS ADC采用48-LFCSP (7mm × 7mm)封裝。它每通道僅耗散300毫瓦。

雖然通過(guò)標(biāo)準(zhǔn)化更高電平的輸入電壓來(lái)提高指定信噪比是可行的，但這會(huì)給驅(qū)動(dòng)放大器的設(shè)計(jì)帶來(lái)更多的壓力，并且會(huì)降低系統(tǒng)級(jí)的信噪比，因?yàn)樾盘?hào)和噪聲都會(huì)被放大。求和架構(gòu)的一個(gè)微妙的好處是，滿量程輸入不必比單個(gè)ADC大。

比較硬件和軟件的成本，平均方法可能比數(shù)字濾波本身提供一些好處，但它通?？梢允构ぷ鞲菀?，即使在提供具有成本效益的處理硬件和軟件的整體系統(tǒng)考慮要求進(jìn)行濾波時(shí)也是如此。

時(shí)間交錯(cuò)

M個(gè)adc的時(shí)間交錯(cuò)允許采樣率增加因子M。通過(guò)適當(dāng)?shù)叵辔幻總€(gè)ADC的時(shí)鐘信號(hào)，任何標(biāo)準(zhǔn)集成電路ADC類型的最大采樣率都可以乘以系統(tǒng)中ADC的數(shù)量。每個(gè)ADC所需的適當(dāng)時(shí)鐘相位可以使用以下關(guān)系計(jì)算:

（4）

例如，采用AD9444 14位80 msps ADC的4通道系統(tǒng)，當(dāng)單個(gè)時(shí)鐘以90°(π/2)增量正確排序時(shí)，將創(chuàng)建14位320 msps功能。圖3顯示了這類系統(tǒng)的基本框圖。AD12400 /AD12500產(chǎn)品系列中的12位集成解決方案已經(jīng)利用了時(shí)間交錯(cuò)技術(shù)。圖4顯示了AD12500的框圖，其中包括所有必要的adc、時(shí)鐘管理、電源和數(shù)字后處理功能。

提高ADC系統(tǒng)的采樣率最明顯的好處是采樣帶寬的增加，也稱為奈奎斯特區(qū)。增加奈奎斯特區(qū)在數(shù)字化系統(tǒng)提供了許多好處:數(shù)字示波器實(shí)現(xiàn)更大的輸入帶寬;軟件定義的系統(tǒng)增加了通道的數(shù)量;雷達(dá)系統(tǒng)實(shí)現(xiàn)了更高的空間分辨率。圖5顯示了在14位320-MSPS ADC系統(tǒng)上22 mhz音調(diào)的模擬FFT圖。

該ADC系統(tǒng)的FFT頻譜具有160 MHz的奈奎斯特區(qū)。為了便于討論，160 mhz的奈奎斯特區(qū)可以分成四個(gè)獨(dú)立的40 mhz頻段，每個(gè)頻段代表單個(gè)AD9444以80 MSPS的速率采樣的奈奎斯特區(qū)。22兆赫的基音在波段#1。除了基頻外，在圖5中還可以觀察到兩種類型的非諧波失真產(chǎn)物——偏置雜散和像雜散。對(duì)于單音輸入信號(hào)，這些失真產(chǎn)物的位置可以根據(jù)以下關(guān)系進(jìn)行預(yù)測(cè):

（5)

(6）

這些失真產(chǎn)品提出了與時(shí)間交錯(cuò)相關(guān)的主要挑戰(zhàn)。它們是信道間增益、相位和偏置匹配誤差的直接結(jié)果。事實(shí)上，這些雜散的大小與誤差的大小成正比(1,2)。例如，一個(gè)通道中1%的增益誤差將導(dǎo)致52 dBc的圖像雜散幅度。當(dāng)系統(tǒng)的頻率計(jì)劃涉及到失真所在的頻段時(shí)，這些雜散就會(huì)成為問(wèn)題。在這種情況下，必須在開(kāi)發(fā)過(guò)程中仔細(xì)管理通道到通道的匹配行為。

如果系統(tǒng)性能目標(biāo)是10位ENOB，并且圖像雜散是主要因素，那么增益匹配必須優(yōu)于0.1%，相位匹配必須優(yōu)于0.07度(100 MHz時(shí)2 ps)!從實(shí)現(xiàn)的角度來(lái)看，需要減少或消除許多不同的錯(cuò)誤源才能達(dá)到這種性能水平。

每個(gè)ADC的時(shí)鐘輸入和輸出的走線的幾何形狀需要匹配，以確保傳播延遲在預(yù)算范圍內(nèi)。雖然時(shí)鐘功能相對(duì)簡(jiǎn)單，但它也可能引入威脅這些性能水平的錯(cuò)誤。先進(jìn)的技術(shù)，如硅鍺RSECL(減擺ECL)，與同時(shí)代的ECL相比，可以在上升、下降和傳播延遲時(shí)間方面提供數(shù)量級(jí)的改進(jìn)。根據(jù)輸入頻率的不同，手動(dòng)長(zhǎng)度調(diào)整也可以用來(lái)克服光圈延遲誤差。

電源級(jí)行為的差異可能需要使用緊容電源，例如安裝在adc附近的線性穩(wěn)壓器。此外，與溫度相關(guān)的行為還需要管理機(jī)械設(shè)計(jì)，以確保adc的溫度匹配緊密。adc本身可能需要對(duì)以下一項(xiàng)或全部進(jìn)行篩選:增益、偏置、孔徑延遲和輸入電容匹配。顯然，篩選四個(gè)單獨(dú)的adc的所有關(guān)鍵參數(shù)的嚴(yán)格公差是非常困難和昂貴的!這種增加的復(fù)雜性和增加的風(fēng)險(xiǎn)必須與系統(tǒng)設(shè)計(jì)的開(kāi)發(fā)和組件成本目標(biāo)進(jìn)行權(quán)衡。

對(duì)于一組狹窄的操作條件，修剪過(guò)程可用于匹配時(shí)間交錯(cuò)ADC系統(tǒng)中的ADC通道。但數(shù)字后處理提供了另一種在更廣泛的操作條件下實(shí)現(xiàn)緊密通道匹配的方法。高速、可配置的數(shù)字平臺(tái)，如現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)，為集成先進(jìn)的后處理技術(shù)(如高級(jí)濾波器組(AFB )提供了方便的工具。

AD12400 12位400-MSPS ADC由兩個(gè)高速ADC組成，并利用時(shí)間交錯(cuò)和AFB來(lái)達(dá)到截至撰寫(xiě)本文時(shí)單個(gè)商用ADC尚未達(dá)到的性能水平。圖6捕獲了寬帶動(dòng)態(tài)范圍性能數(shù)據(jù)，并比較了兩種數(shù)字匹配技術(shù)。14位匹配(86 dBc)是通過(guò)“手動(dòng)調(diào)諧”每個(gè)通道在128 MHz的增益和相位來(lái)實(shí)現(xiàn)的，但是性能下降得非常快:12位(74 dBc)性能僅在20 MHz的帶寬下實(shí)現(xiàn)。另一方面，當(dāng)啟用數(shù)字匹配時(shí)，在整個(gè)170-MHz測(cè)試范圍內(nèi)保持優(yōu)于12位的性能-出色的性能源于精心設(shè)計(jì)的數(shù)字后處理技術(shù)。

因此，當(dāng)系統(tǒng)設(shè)計(jì)要求的采樣率高于商用單個(gè)adc所能處理的采樣率時(shí)，時(shí)間交錯(cuò)是值得考慮的。如果需要在整個(gè)Nyquist頻段內(nèi)實(shí)現(xiàn)10到12位的性能，那么集成解決方案(如AD12400和AD12500)通過(guò)成功地管理與非常嚴(yán)格的信道匹配要求相關(guān)的困難，提供了時(shí)間交錯(cuò)的好處。

平均vs.時(shí)間交錯(cuò)

我們?cè)谶@里總結(jié)了兩種技術(shù)，以實(shí)現(xiàn)超出當(dāng)前可用的單個(gè)adc能力的性能。我們還展示了使用這些技術(shù)實(shí)現(xiàn)的可用高性能多芯片產(chǎn)品的示例。這樣的標(biāo)準(zhǔn)產(chǎn)品是可用的——解決了設(shè)計(jì)問(wèn)題并提供了標(biāo)準(zhǔn)規(guī)格——這一事實(shí)可能足以滿足許多讀者。然而，下面的評(píng)論是為那些可能希望使用可用的標(biāo)準(zhǔn)單通道或多通道未提交adc進(jìn)一步研究這些性能領(lǐng)域的可能性的用戶提供的。

可用于比較拓?fù)涞囊粋€(gè)常用度量是信噪比。如果選擇AD9444作為ADC，并且系統(tǒng)設(shè)計(jì)要求40 mhz帶寬和79 db典型信噪比，則可以考慮平均和時(shí)間交錯(cuò)。這兩種方法都需要使用4個(gè)AD9444通道，才能在AD9444固有信噪比的基礎(chǔ)上實(shí)現(xiàn)5到6 dB的噪聲改善。由于這兩種方法都可以產(chǎn)生類似的噪聲改善，因此值得考慮次要權(quán)衡，以說(shuō)明典型的設(shè)計(jì)“交易空間”。

首先，平均方法比時(shí)間交錯(cuò)法實(shí)現(xiàn)起來(lái)更簡(jiǎn)單。平均電路中四個(gè)adc的時(shí)鐘可以來(lái)自一個(gè)電阻分配器、一個(gè)磁分配器或一個(gè)簡(jiǎn)單的1:4“扇出”分布IC。時(shí)間交錯(cuò)方法需要使用至少兩個(gè)d型觸發(fā)器來(lái)實(shí)現(xiàn)所需的4分和90°測(cè)序功能。在某些情況下，可以使用四個(gè)額外的觸發(fā)器來(lái)緩沖時(shí)序信號(hào)，以保持緊密的時(shí)序。為了實(shí)現(xiàn)期望的6 dB信噪比改進(jìn)，時(shí)間交錯(cuò)方法可能采用需要實(shí)時(shí)乘法器和加法器的數(shù)字濾波器(如果系統(tǒng)設(shè)計(jì)中可用，則需要部分處理時(shí)間)。平均方法只需要一個(gè)實(shí)時(shí)加法器，從而大大減少了數(shù)字邏輯。

每種降噪技術(shù)的有效性也必須仔細(xì)考慮。特別是，必須了解每個(gè)信道中的噪聲相關(guān)水平和帶寬。隨著信道間噪聲相關(guān)性的增加，平均方法變得不那么有效。在主要噪聲源為抖動(dòng)或相位噪聲的系統(tǒng)中，噪聲相關(guān)風(fēng)險(xiǎn)會(huì)降低信噪比的提高。

時(shí)間交錯(cuò)本質(zhì)上是將噪聲擴(kuò)散到四倍帶寬，然后過(guò)濾掉未使用的120mhz。在這種情況下，必須研究和理解噪聲頻譜的寬帶特性。如果每個(gè)信道噪聲的頻譜內(nèi)容均勻分布在160 mhz奈奎斯特頻帶上，該技術(shù)將產(chǎn)生6 db的信噪比改進(jìn)。但是，如果噪聲能量分布在40 mhz的目標(biāo)頻段內(nèi)更為突出，則可能無(wú)法實(shí)現(xiàn)6 dB的信噪比改進(jìn)目標(biāo)。

在比較這些拓?fù)鋾r(shí)要考慮的另一個(gè)重要因素是頻率規(guī)劃。如果使用單音系統(tǒng)，并且輸入頻率高于單個(gè)ADC采樣率的四分之一(本例中為20 MHz)，則第2、3、4、5和6次諧波落在40 MHz感興趣的頻段之外。因此，它們被數(shù)字噪聲濾波器完全減少或去除。此外，上面討論的圖像雜散也落在感興趣的帶之外，因此被過(guò)濾。在多音系統(tǒng)中，一些分量也落在感興趣的波段之外，降低了系統(tǒng)的總諧波失真。

總之，平均提供了一種更簡(jiǎn)單的方法來(lái)實(shí)現(xiàn)6 dB的噪聲改進(jìn)，但是時(shí)間交錯(cuò)提供了幾個(gè)優(yōu)點(diǎn)，在開(kāi)發(fā)系統(tǒng)架構(gòu)時(shí)可能需要考慮這些優(yōu)點(diǎn)。

多通道數(shù)字轉(zhuǎn)換器系統(tǒng)的應(yīng)用

多通道adc在提高數(shù)據(jù)采集系統(tǒng)性能方面發(fā)揮了重要作用。尋求更高清晰度的超聲系統(tǒng)總共有128個(gè)ADC通道，以獲得更好的簽名。數(shù)字示波器制造商已經(jīng)開(kāi)發(fā)出時(shí)間交錯(cuò)ADC的方法，以適應(yīng)其高采樣率要求。(4,5)其他接收器系統(tǒng)已經(jīng)能夠使用頻分多址(FDMA)，采用多個(gè)ADC通道來(lái)分割其頻帶，減少了每個(gè)ADC的輸入帶寬要求，并進(jìn)一步增加了動(dòng)態(tài)范圍。隨著adc越來(lái)越多地用于多通道集成電路四路和八進(jìn)制封裝，以節(jié)省功耗和空間，人們正在開(kāi)發(fā)多通道系統(tǒng)架構(gòu)，利用它們提供以前無(wú)法提供的功能或性能。

進(jìn)一步查詢

AD6645 datasheet, Devices, Inc。

AD10678 datasheet, Devices, Inc。

信號(hào)應(yīng)用筆記AN018，“通過(guò)過(guò)采樣和平均提高ADC分辨率?！?/span>

“通過(guò)減少過(guò)量噪聲來(lái)增強(qiáng)數(shù)字轉(zhuǎn)換器的動(dòng)態(tài)范圍”，E. Seifert和A. Nauda, IEEE環(huán)太平洋通信、計(jì)算機(jī)和信號(hào)處理會(huì)議，1989年6月1日-2日。

高速設(shè)計(jì)技術(shù)，編輯沃爾特凱斯特，設(shè)備，公司。研討會(huì)紀(jì)要(1996)，第4章及章;5.

《低噪音電子系統(tǒng)設(shè)計(jì)》，Motchenbacher and Connelly, Wiley(1993)，第21頁(yè)。

“減少數(shù)字轉(zhuǎn)換過(guò)程中引入的噪聲和誤差”，Jerry Horn，高性能混合信號(hào)設(shè)計(jì)，www.chipcenter.com。

參考電路

(1) N. Kurosawa等，“時(shí)間交錯(cuò)ADC系統(tǒng)中通道失配效應(yīng)的顯式分析”，電路與系統(tǒng)學(xué)報(bào)，第48卷，第3期，2003年3月。

(2)劉志強(qiáng)，“數(shù)字后處理技術(shù)提高時(shí)間交錯(cuò)A/D的性能”，《對(duì)話》，2003年8月

(3) S. Velazquez，“通用射頻接收器的高性能先進(jìn)濾波器組-數(shù)字轉(zhuǎn)換器”，IEEE SP國(guó)際時(shí)間-頻率和時(shí)間尺度分析研討會(huì)，1998,pp 229-232。高級(jí)濾波器組(AFB)是V Corp Technologies, Inc .的商標(biāo)。

(4) 2002年11月1日，“安捷倫科技推出業(yè)界首款6-GHz，每通道20-GSa/s示波器和探測(cè)測(cè)量系統(tǒng)”，安捷倫科技發(fā)布。

(5) K. Poulton等，“基于0.18 mm CMOS的20-GS/s 8位ADC”，IEEE國(guó)際固態(tài)電路會(huì)議，2003年2月，pp. 318- 319,496。

致謝

作者要感謝Neal Cornatzer和Ramya Ramachandran在實(shí)驗(yàn)室收集數(shù)據(jù)方面的幫助。作者還要感謝Brad Brannon在撰寫(xiě)本文時(shí)所提供的技術(shù)專長(zhǎng)和指導(dǎo)。