考慮到目前市場(chǎng)上成千上萬的轉(zhuǎn)換器，為特定應(yīng)用選擇合適的ADC似乎是一項(xiàng)艱巨的任務(wù)。一種直接的方法是直接進(jìn)入選擇指南和參數(shù)搜索引擎，比如Devices網(wǎng)站上的那些。輸入采樣率、分辨率、電源電壓等重要屬性，點(diǎn)擊“查找”按鈕，希望效果最好。但這通常是不夠的。一個(gè)人如何處理眾多明顯的“最佳選擇”?有沒有一種方法能讓你在完成這項(xiàng)任務(wù)的同時(shí)獲得更好的理解和更好的結(jié)果?

目前大多數(shù)ADC應(yīng)用可分為四大類市場(chǎng):(a)數(shù)據(jù)采集，(b)精密工業(yè)測(cè)量，(c)話音帶和音頻，以及(d)“高速”(意味著采樣率大于約5 MSPS)。這些應(yīng)用中有很大一部分可以由逐次逼近(SAR)、sigma-delta (西格馬-得爾塔)和流水線adc來填充。對(duì)這三種最流行的ADC架構(gòu)及其與細(xì)分市場(chǎng)的關(guān)系的基本了解，是對(duì)選擇指南和搜索引擎的有益補(bǔ)充。

圖1中的分類以一般方式顯示了這些應(yīng)用程序段和相關(guān)的典型架構(gòu)如何與ADC分辨率(縱軸)和采樣率(橫軸)相關(guān)。虛線表示2005年中期的大致狀況。盡管各種體系結(jié)構(gòu)具有大量重疊的規(guī)范，但應(yīng)用程序本身是選擇所需的特定體系結(jié)構(gòu)的關(guān)鍵。

用于數(shù)據(jù)采集的逐次逼近adc

到目前為止，連續(xù)逼近ADC是數(shù)據(jù)采集應(yīng)用中最流行的架構(gòu)，特別是當(dāng)多個(gè)通道需要輸入多路復(fù)用時(shí)。從20世紀(jì)70年代的模塊化和混合器件到今天的現(xiàn)代低功耗ic，連續(xù)逼近ADC一直是數(shù)據(jù)采集系統(tǒng)的主力。該架構(gòu)在20世紀(jì)40年代由貝爾實(shí)驗(yàn)室首次用于實(shí)驗(yàn)脈沖編碼調(diào)制(PCM)系統(tǒng)。Epsco的Bernard Gordon在1954年推出了第一個(gè)商用真空管SAR ADC，這是一個(gè)11位，50 ksps的ADC，功耗為500瓦。

現(xiàn)代IC SAR adc的分辨率從8位到18位，采樣率高達(dá)幾MHz。在撰寫本文時(shí)，可用器件的最先進(jìn)性能是3 MSPS的16位(AD7621)和2 MSPS的18位(AD7641)。輸出數(shù)據(jù)通常通過標(biāo)準(zhǔn)串行接口(例如I(2)C 或SPI )提供，但有些設(shè)備可提供并行輸出(顯然以增加引腳數(shù)和封裝尺寸為代價(jià))。

基本的逐次逼近體系結(jié)構(gòu)如圖2所示。為了處理快速變化的信號(hào)，SAR adc具有輸入采樣保持(SHA)，以在轉(zhuǎn)換周期內(nèi)保持信號(hào)恒定。轉(zhuǎn)換開始與內(nèi)部的D/A轉(zhuǎn)換器(DAC)設(shè)置為中量程。比較器確定SHA輸出是大于還是小于DAC輸出，結(jié)果(轉(zhuǎn)換的最高有效位(MSB))作為1或0存儲(chǔ)在逐次逼近寄存器(SAR)中。然后將DAC設(shè)置為1/4刻度或3/4刻度(取決于MSB的值)，比較器對(duì)轉(zhuǎn)換的第二個(gè)位做出決定。結(jié)果(1或0)被存儲(chǔ)在寄存器中，這個(gè)過程繼續(xù)進(jìn)行，直到所有的位值都被確定。在轉(zhuǎn)換過程結(jié)束時(shí)，斷言一個(gè)邏輯信號(hào)(EOC、DRDY、BUSY等)。縮寫SAR實(shí)際上代表連續(xù)逼近寄存器(控制轉(zhuǎn)換過程的邏輯塊)，它被普遍理解為整個(gè)體系結(jié)構(gòu)的縮寫名稱。

典型SAR ADC的時(shí)序圖如圖3所示。所示的功能通常存在于大多數(shù)SAR adc中，但它們的確切標(biāo)簽可能因設(shè)備而異。請(qǐng)注意，與特定示例對(duì)應(yīng)的數(shù)據(jù)在轉(zhuǎn)換時(shí)間結(jié)束時(shí)可用，沒有“管道”延遲或“延遲”。這使得SAR ADC易于在單鏡頭、連拍模式和多路應(yīng)用中使用。

大多數(shù)現(xiàn)代IC SAR ADC的內(nèi)部轉(zhuǎn)換過程由高速時(shí)鐘(內(nèi)部或外部，取決于ADC)控制，不需要與CONVERT START輸入同步。

在逐次逼近ADC轉(zhuǎn)換過程中使用的基本算法可以追溯到16世紀(jì)。它與解決一個(gè)有用的數(shù)學(xué)難題有關(guān)——通過最小的稱重操作序列來確定未知的重量(參考文獻(xiàn)1)。在這個(gè)問題中，如前所述，目標(biāo)是使用天平來確定用于稱重從1磅到40磅整數(shù)磅的最小重量。數(shù)學(xué)家Tartaglia在1556年提出的一個(gè)解決方案是，使用1磅、2磅、4磅、8磅、16磅和32磅的二進(jìn)制級(jí)數(shù)(或2(0)、2(1)、2(2)、2(3)、2(4)和2(5))。所提出的加權(quán)算法與現(xiàn)代逐次逼近adc中使用的算法相同。(值得注意的是，這個(gè)解決方案實(shí)際測(cè)量的未知重量可達(dá)63磅(2(6)- 1)，而不是問題中所述的40磅)。*使用平衡秤的二進(jìn)制算法如圖4所示，未知重量為45磅。

*請(qǐng)注意，如果三進(jìn)制(以3為基數(shù):1,0，-1)邏輯是允許的，那么這個(gè)問題可以通過四個(gè)步驟來解決，在天平的兩邊分別施加1,3,9和27磅的權(quán)重。實(shí)際上，40磅是這些重量的最大值。

SAR ADC的整體精度和線性度主要由內(nèi)部DAC的特性決定。早期的精密SAR adc，如工業(yè)標(biāo)準(zhǔn)AD574，使用帶有激光修整薄膜電阻的dac來實(shí)現(xiàn)所需的精度和線性度。然而，薄膜電阻器的沉積和修剪過程增加了成本，并且在器件受到封裝的機(jī)械應(yīng)力后，薄膜電阻器的值可能會(huì)受到影響。

由于這些原因，開關(guān)電容(或電荷再分配)dac在較新的基于cmos的SAR adc中變得流行。開關(guān)電容DAC的主要優(yōu)點(diǎn)是精度和線性度主要由高精度光刻決定，這建立了電容器板面積，因此電容和匹配程度。此外，小型電容器可以與主電容器并聯(lián)放置，在自動(dòng)校準(zhǔn)程序的控制下開關(guān)進(jìn)出，以實(shí)現(xiàn)高精度和線性，而無需薄膜激光修整。由于電容器之間的溫度跟蹤可以優(yōu)于1 ppm/8C，因此實(shí)現(xiàn)了高度的溫度穩(wěn)定性。

CMOS是現(xiàn)代SAR adc的首選工藝，也是開關(guān)的理想工藝。因此，可以相對(duì)直接地將輸入復(fù)用添加到基本的SAR ADC功能中，從而可以將完整的數(shù)據(jù)采集系統(tǒng)集成在單個(gè)芯片上。額外的數(shù)字功能也很容易添加到基于sar的adc中，因此多路復(fù)用器測(cè)序、自動(dòng)校準(zhǔn)電路等功能正變得越來越普遍。

圖5展示了AD79x8系列1-MSPS SAR adc的元件。序列器允許所選通道的自動(dòng)轉(zhuǎn)換，或者如果需要，通道可以單獨(dú)尋址。數(shù)據(jù)通過串口傳輸。SAR ADC在多通道數(shù)據(jù)采集應(yīng)用中很受歡迎，因?yàn)樗鼈內(nèi)狈ξ鞲耨R-得爾塔和流水線ADC架構(gòu)中典型的“流水線”延遲。SAR ADC的轉(zhuǎn)換模式包括“單發(fā)”、“連拍”和“連續(xù)”。

Sigma-Delta (西格馬-得爾塔)用于精密工業(yè)測(cè)量和儀器儀表的adc

現(xiàn)代西格馬-得爾塔 adc實(shí)際上已經(jīng)取代了集成型adc(雙斜率，三斜率，四斜率等)，適用于需要高分辨率(16位到24位)和有效采樣率高達(dá)幾百赫茲的應(yīng)用。高分辨率，加上片上可編程增益放大器(pga)，使得傳感器(如稱和熱電偶)的小輸出電壓可以直接數(shù)字化。適當(dāng)選擇采樣率和數(shù)字濾波器帶寬也可以產(chǎn)生對(duì)50 hz和60 hz電力線頻率的優(yōu)異抑制。西格馬-得爾塔 ADC為使用儀表放大器(內(nèi)放大器)和SAR ADC的傳統(tǒng)方法提供了一種有吸引力的替代方案。

西格馬-得爾塔 ADC架構(gòu)背后的基本概念起源于20世紀(jì)50年代貝爾實(shí)驗(yàn)室在利用增量調(diào)制和差分PCM的實(shí)驗(yàn)性數(shù)字傳輸系統(tǒng)上所做的工作。到20世紀(jì)60年代末，西格馬-得爾塔架構(gòu)已經(jīng)被人們所熟知。然而，由于數(shù)字濾波器(當(dāng)時(shí)很少見)是該架構(gòu)的一個(gè)組成部分，直到20世紀(jì)80年代末，當(dāng)數(shù)字CMOS中的信號(hào)處理變得廣泛可用時(shí)，實(shí)際的IC實(shí)現(xiàn)才出現(xiàn)。西格馬-得爾塔中使用的基本概念——過采樣、噪聲整形、數(shù)字濾波和抽取——如圖6所示。

圖6A顯示了傳統(tǒng)“奈奎斯特”操作的噪聲頻譜，其中ADC輸入信號(hào)介于dc和f(S) /2之間，量化噪聲均勻分布在相同的帶寬上。在圖6B中，采樣頻率增加了一個(gè)因子K(過采樣比)，但輸入信號(hào)帶寬不變。然后用數(shù)字濾波器去除落在信號(hào)帶寬之外的量化噪聲。輸出數(shù)據(jù)率現(xiàn)在可以降低(抽取)到原始采樣率f(S)。這個(gè)過采樣過程，然后是數(shù)字濾波和抽取，增加了奈奎斯特帶寬(dc到f(S) /2)內(nèi)的信噪比。K每增加一倍，dc-to- f(S) /2帶寬內(nèi)的信噪比增加3db。圖6C顯示了基本的西格馬-得爾塔架構(gòu)，其中傳統(tǒng)的ADC被西格馬-得爾塔調(diào)制器取代。調(diào)制器的作用是塑造量化噪聲，使其大部分發(fā)生在感興趣的帶寬之外，從而大大增加dc-to- f(S) /2區(qū)域的信噪比。

基本的一階西格馬-得爾塔 ADC如圖7所示，其中詳細(xì)顯示了西格馬-得爾塔調(diào)制器。

這個(gè)基本調(diào)制器的核心是一個(gè)1位ADC(比較器)和一個(gè)1位DAC(開關(guān))。雖然有許多多比特西格馬-得爾塔 adc，但使用單比特調(diào)制器的adc具有固有優(yōu)異的差分線性的明顯優(yōu)勢(shì)。

調(diào)制器的輸出是一個(gè)1位的數(shù)據(jù)流。由于積分器周圍有負(fù)反饋，信號(hào)在B處的平均值必須等于V(IN)。如果V(IN)為零(即中量程)，則輸出數(shù)據(jù)流中有相等數(shù)量的1和0。隨著輸入信號(hào)越來越積極，1的數(shù)量增加，0的數(shù)量減少。同樣，輸入信號(hào)越負(fù)，1的數(shù)量減少，0的數(shù)量增加。因此，輸出流中的1與同一間隔內(nèi)樣本總數(shù)的比率(1的密度)必須與輸入的直流值成正比。

該調(diào)制器還通過作為信號(hào)的低通濾波器和量化噪聲的高通濾波器來完成噪聲整形功能。請(qǐng)注意，數(shù)字濾波器是西格馬-得爾塔 ADC的一個(gè)組成部分，它可以優(yōu)化為提供出色的50 hz /60 hz工頻抑制。然而，數(shù)字濾波器確實(shí)引入了固有的管道延遲，這在多路復(fù)用和伺服應(yīng)用中是必須考慮的。如果信號(hào)被多路復(fù)用到西格馬-得爾塔 ADC中，必須允許數(shù)字濾波器在輸出數(shù)據(jù)有效之前穩(wěn)定到新值。通常需要幾個(gè)輸出時(shí)鐘周期來解決這個(gè)問題。由于數(shù)字濾波器的管道延遲，西格馬-得爾塔轉(zhuǎn)換器不能在“單鏡頭”或“突發(fā)”模式下操作。

雖然簡(jiǎn)單的一階單比特西格馬-得爾塔 ADC由于1位ADC和1位DAC而具有固有的線性和單調(diào)性，但它不能為高分辨率應(yīng)用提供足夠的噪聲整形。增加調(diào)制器中積分器的數(shù)量(類似于在濾波器中增加極點(diǎn))以犧牲更復(fù)雜的設(shè)計(jì)為代價(jià)提供更多的噪聲整形-如圖8所示，用于二階1位調(diào)制器。注意，與一階調(diào)制器相比，噪聲整形特性有所改善。高階調(diào)制器(大于三階)很難穩(wěn)定，并提出了重大的設(shè)計(jì)挑戰(zhàn)。

高階調(diào)制器的一種流行替代方案是使用多比特架構(gòu)，其中1位ADC(比較器)替換為N位閃存轉(zhuǎn)換器，單位DAC(開關(guān))替換為高度線性的N位DAC。通過使用數(shù)據(jù)置亂等技術(shù)來實(shí)現(xiàn)內(nèi)部ADC和DAC所需的線性度，可以避免多位西格馬-得爾塔 ADC中昂貴的激光修整。

雖然集成架構(gòu)(雙斜率，三斜率等)仍用于數(shù)字電壓表等應(yīng)用，但CMOS 西格馬-得爾塔 ADC是當(dāng)今工業(yè)測(cè)量應(yīng)用的主導(dǎo)轉(zhuǎn)換器。這些轉(zhuǎn)換器提供出色的電源線共模抑制和高達(dá)24位的分辨率以及片上校準(zhǔn)等數(shù)字便利。許多具有可編程增益放大器(pga)，它允許來自橋式和熱電偶換能器的小信號(hào)直接數(shù)字化，而無需額外的外部信號(hào)調(diào)理電路和內(nèi)放大器。

圖9顯示了精密稱重傳感器的簡(jiǎn)化圖。這種特殊的測(cè)壓元件在5v激勵(lì)下產(chǎn)生2kg負(fù)載的10mv滿量程輸出電壓。

橋的共模輸出電壓為2.5 V。該圖顯示了2公斤負(fù)載下橋的電阻值。任何給定負(fù)載的輸出電壓與激勵(lì)電壓成正比，即與電源電壓成比例。

數(shù)字化這種低電平輸出的傳統(tǒng)方法是使用儀表放大器來提供必要的增益，以驅(qū)動(dòng)14位至18位分辨率的傳統(tǒng)SAR ADC。由于偏移和漂移的考慮，需要一個(gè)“自動(dòng)歸零”放大器，如AD5555或AD8230。由于自動(dòng)歸零放大器的噪聲，需要適當(dāng)?shù)臑V波電路。此外，為了進(jìn)一步降低噪聲，SAR ADC的輸出數(shù)據(jù)通常被平均。

圖10顯示了傳統(tǒng)放大器內(nèi)/SAR ADC方法的一個(gè)有吸引力的替代方案，該方法在稱重傳感器和AD7799高分辨率西格馬-得爾塔 ADC之間使用直接連接。10 mV的滿量程橋輸出通過ADC以4.7 Hz的吞吐率數(shù)字化為大約16位“無噪聲”位。(有關(guān)輸入?yún)⒖荚肼暫蜔o噪聲代碼分辨率的更多討論，請(qǐng)參見進(jìn)一步參考1)。比率運(yùn)算消除了對(duì)精確參考電壓的需要。

當(dāng)必須將非常低水平的信號(hào)數(shù)字化為高分辨率時(shí)，西格馬-得爾塔 ADC是一個(gè)有吸引力的替代方案，但用戶應(yīng)該了解西格馬-得爾塔 ADC比SAR ADC更具數(shù)字強(qiáng)度，因此可能需要更長(zhǎng)的開發(fā)周期。評(píng)估板和軟件可以極大地協(xié)助這一過程。然而，仍然有許多儀器和傳感器信號(hào)調(diào)節(jié)應(yīng)用可以通過傳統(tǒng)的內(nèi)放大器(用于信號(hào)放大和共模抑制)，然后是多路復(fù)用器和SAR ADC來有效地解決。

用于話音帶和音頻的Sigma-Delta adc

除了為各種工業(yè)測(cè)量應(yīng)用提供有吸引力的解決方案-精密測(cè)量，傳感器監(jiān)控，能源計(jì)量和電機(jī)控制- 西格馬-得爾塔轉(zhuǎn)換器主導(dǎo)著現(xiàn)代語音和音頻應(yīng)用。西格馬-得爾塔轉(zhuǎn)換器固有的高過采樣率的一個(gè)主要好處是，它們簡(jiǎn)化了ADC的輸入抗混疊濾波器和DAC的輸出抗成像濾波器。此外，在基于cmos的轉(zhuǎn)換器中添加數(shù)字功能的便利性使得數(shù)字濾波器可編程性等功能變得實(shí)用，而整體模具面積，功率和成本僅略有增加。

話音帶音頻的數(shù)字技術(shù)始于20世紀(jì)40年代PCM電信應(yīng)用的早期。早期的t載波系統(tǒng)使用8位壓縮adc和擴(kuò)展dac, 8 kSPS的采樣頻率成為早期的標(biāo)準(zhǔn)。

現(xiàn)代數(shù)字蜂窩系統(tǒng)利用高分辨率過采樣線性西格馬-得爾塔 adc和dac，而不是低分辨率擴(kuò)展技術(shù)。典型的信噪比要求為60 dB ~ 70 dB。如果需要壓縮/擴(kuò)展以與舊系統(tǒng)兼容，則在DSP硬件或軟件中完成。語音帶“編解碼器”(編碼器/解碼器)除PCM外還有許多應(yīng)用，如語音處理、加密等，可用于各種類型。

Sigma-delta adc和dac也主導(dǎo)著要求更高的音頻市場(chǎng)，包括FM立體聲、計(jì)算機(jī)音頻、立體聲光盤(CD)、數(shù)字音頻磁帶(DAT)和DVD音頻?？傊C波失真加噪聲(THD + N)要求范圍從60 dB到大于100 dB，采樣率范圍從48 kSPS到192 kSPS?，F(xiàn)代CMOS 西格馬-得爾塔 adc和dac可以滿足這些要求，還提供通常與此類應(yīng)用相關(guān)的額外數(shù)字功能。

用于高速應(yīng)用的流水線adc
(采樣率大于5 MSPS)

在本文中，我們?nèi)我獾貙⑷魏涡枰笥? MSPS采樣率的應(yīng)用程序定義為“高速”。圖1顯示了SAR和流水線adc之間的重疊區(qū)域，采樣率在大約1 MSPS和5 MSPS之間。除了這個(gè)小范圍之外，高速應(yīng)用通常由流水線ADC提供服務(wù)。如今，低功耗CMOS流水線轉(zhuǎn)換器是ADC的首選，不僅適用于視頻市場(chǎng)，也適用于許多其他市場(chǎng)。這與20世紀(jì)80年代形成鮮明對(duì)比，當(dāng)時(shí)這些市場(chǎng)由IC閃存轉(zhuǎn)換器(主導(dǎo)8位視頻市場(chǎng)，采樣率在15 MSPS到100 MSPS之間)或更高分辨率，更昂貴的模塊化/混合解決方案提供服務(wù)。盡管低分辨率閃存轉(zhuǎn)換器仍然是流水線ADC的重要組成部分，但它們很少單獨(dú)使用，除非在極高的采樣率下(通常大于1 GHz或2 GHz)，要求分辨率不大于6位到8位。

如今，需要“高速”adc的市場(chǎng)包括許多類型的儀器應(yīng)用(數(shù)字示波器、頻譜分析儀和醫(yī)療成像)。同樣需要高速轉(zhuǎn)換器的還有視頻、雷達(dá)、通信(中頻采樣、軟件ro、基站、機(jī)頂盒等)和消費(fèi)電子產(chǎn)品(數(shù)碼相機(jī)、顯示電子產(chǎn)品、DVD、增強(qiáng)清晰度電視和高清電視)。

流水線ADC的起源是在20世紀(jì)50年代首次使用的子劃分架構(gòu)。圖11顯示了一個(gè)簡(jiǎn)單的6位兩級(jí)子量程ADC的框圖。

SHA的輸出由第一級(jí)3位子adc (SADC)數(shù)字化，SADC通常是閃存轉(zhuǎn)換器。粗3位MSB轉(zhuǎn)換使用3位子dac (SDAC)轉(zhuǎn)換回信號(hào)。然后SDAC輸出從SHA輸出中減去，差值被放大，這個(gè)“剩余信號(hào)”被第二階段3位SADC數(shù)字化，以產(chǎn)生總6位輸出字的三個(gè)lsb。

通過檢查第二級(jí)ADC輸入端的“殘差”波形，可以最好地評(píng)估這個(gè)分幅ADC，如圖12所示。該波形是應(yīng)用于ADC輸入端的低頻斜坡信號(hào)的典型波形。為了不出現(xiàn)代碼缺失，剩余波形必須不超過二級(jí)ADC的輸入范圍，如圖12A所示的理想情況。這意味著N1位SADC和N1位SDAC都必須精確到優(yōu)于N1 + N2位。在所示示例中，N1 = 3、N2 = 3和N1 + N2 = 6。如圖12B所示，當(dāng)剩余波形超出N2 SADC的“R”范圍而落在“X”或“Y”區(qū)域時(shí)，將導(dǎo)致代碼缺失，這可能是由于非線性N1 SADC或級(jí)間增益和/或偏移不匹配造成的。這種情況下的ADC輸出如圖13所示。

如圖所示，該架構(gòu)可用于高達(dá)約8位(N1 = N2 = 4)的分辨率;然而，在兩個(gè)階段(特別是溫度變化)之間保持優(yōu)于8位的對(duì)齊可能很困難。在這一點(diǎn)上，值得注意的是，除了超出本討論范圍的某些設(shè)計(jì)問題之外，沒有特別的要求在子分區(qū)架構(gòu)中每個(gè)階段具有相同數(shù)量的比特。此外，可以有兩個(gè)以上的階段。盡管如此，除非添加某種形式的糾錯(cuò)，否則如圖11所示的體系結(jié)構(gòu)僅限于大約8位的分辨率。

糾錯(cuò)子量程ADC架構(gòu)出現(xiàn)在20世紀(jì)60年代中期，作為一種有效的手段來實(shí)現(xiàn)更高的分辨率，同時(shí)仍然使用基本子量程架構(gòu)。例如，在兩級(jí)6位分位ADC中，在第二級(jí)ADC中添加了一個(gè)額外的位，從而允許對(duì)圖12中所示的“X”和“Y”區(qū)域進(jìn)行數(shù)字化。第二級(jí)ADC中的額外范圍允許剩余波形偏離其理想值，前提是它不超過第二級(jí)ADC的范圍。然而，內(nèi)部SDAC仍然必須精確到超過整體分辨率N1 + N2。

圖14顯示了一個(gè)帶有糾錯(cuò)功能的基本6位分位ADC，其第二級(jí)分辨率從原來的3位提高到4位。當(dāng)剩余波形落在“X”或“Y”超量程區(qū)域時(shí)，需要修改N1 SADC結(jié)果的附加邏輯，通過一個(gè)簡(jiǎn)單的加法器和一個(gè)加到剩余波形上的直流失調(diào)電壓來實(shí)現(xiàn)。在這種安排中，第二階段SADC的MSB控制MSB是加001還是不加修改地通過。

值得注意的是，二級(jí)ADC中可以使用多個(gè)校正位，這是轉(zhuǎn)換器設(shè)計(jì)過程中的一個(gè)權(quán)衡部分，超出了本討論的范圍。

圖14所示的糾錯(cuò)子劃分ADC沒有管道延遲。在以下事件發(fā)生所需的時(shí)間內(nèi)，輸入SHA保持保持模式:第一階段SADC做出決定，其輸出由第一階段SDAC重建，SDAC輸出從SHA輸出中減去，由第二階段SADC放大并數(shù)字化。數(shù)字?jǐn)?shù)據(jù)經(jīng)過糾錯(cuò)邏輯和輸出寄存器后，即可使用;轉(zhuǎn)換器已準(zhǔn)備好接受另一個(gè)采樣時(shí)鐘輸入。

為了提高基本子量程ADC的速度，如圖15所示的“流水線”架構(gòu)已經(jīng)變得非常流行。這種流水線ADC具有數(shù)字校正的子量程架構(gòu)，其中兩個(gè)階段中的每一個(gè)都在轉(zhuǎn)換周期的一半時(shí)間內(nèi)對(duì)數(shù)據(jù)進(jìn)行操作，然后在采樣時(shí)鐘的下一階段之前將其剩余輸出傳遞到“流水線”中的下一階段。級(jí)間跟蹤保持(T/H)作為延遲線，在第一級(jí)轉(zhuǎn)換完成時(shí)定時(shí)進(jìn)入保持模式。這為內(nèi)部sadc、sdac和放大器提供了更多的穩(wěn)定時(shí)間，并允許流水線轉(zhuǎn)換器以比非流水線版本高得多的總體采樣率工作。

在流水線ADC的設(shè)計(jì)中，可以進(jìn)行許多設(shè)計(jì)權(quán)衡，例如級(jí)數(shù)、每級(jí)位數(shù)、校正位數(shù)和時(shí)序。為了確保與特定樣本相對(duì)應(yīng)的各個(gè)級(jí)的數(shù)字?jǐn)?shù)據(jù)同時(shí)到達(dá)糾錯(cuò)邏輯，必須在流水線級(jí)的每個(gè)輸出中添加適當(dāng)數(shù)量的移位寄存器。例如，如果第一階段需要7個(gè)移位寄存器延遲，那么下一階段將需要6個(gè)，接下來的5個(gè)，以此類推。這將數(shù)字管道延遲添加到最終輸出數(shù)據(jù)中，如圖16所示，這是典型的流水線ADC AD9235的時(shí)序。

對(duì)于12位65 msps的AD9235，有7個(gè)時(shí)鐘周期的管道延遲(有時(shí)稱為延遲)。這種延遲可能是問題，也可能不是問題，這取決于應(yīng)用程序。如果ADC在反饋控制回路中，延遲可能是一個(gè)問題——在重疊區(qū)域，逐次逼近架構(gòu)將是更好的選擇。延遲也使得流水線adc難以在多路復(fù)用應(yīng)用中使用。

然而，在頻率響應(yīng)比穩(wěn)定時(shí)間更重要的大部分應(yīng)用程序中，延遲問題并不是一個(gè)真正的問題。

與大多數(shù)CMOS流水線adc相關(guān)的一個(gè)微妙問題是它們?cè)诘筒蓸勇氏碌男阅?。由于?nèi)部定時(shí)通常由外部采樣時(shí)鐘控制，非常低的采樣率延長(zhǎng)了內(nèi)部跟蹤和保持的保持時(shí)間，以至于過度的下垂導(dǎo)致轉(zhuǎn)換錯(cuò)誤。因此，大多數(shù)流水線adc都有最小和最大采樣率的規(guī)范。顯然，這排除了在單鏡頭或突發(fā)模式應(yīng)用程序中的操作，在這些應(yīng)用程序中，SAR ADC架構(gòu)更合適。

最后，重要的是要澄清子置換和流水線adc之間的區(qū)別。從上面的討論可以看出，雖然流水線adc一般都是子量程轉(zhuǎn)換(當(dāng)然有糾錯(cuò))，但子量程轉(zhuǎn)換的adc不一定是流水線的。事實(shí)上，由于對(duì)高采樣率的要求，流水線子量程結(jié)構(gòu)占主導(dǎo)地位，其中內(nèi)部穩(wěn)定時(shí)間是最重要的。

流水線adc的分辨率高達(dá)14位，采樣率超過100 MHz。它們是許多不僅需要高采樣率，而且需要高信噪比(SNR)和無雜散動(dòng)態(tài)范圍(SFDR)的應(yīng)用的理想選擇。如今，這些轉(zhuǎn)換器的一個(gè)流行應(yīng)用是用于現(xiàn)代蜂窩電話基站的軟件定義操作系統(tǒng)(SDR)。

圖17顯示了一個(gè)通用軟件接收器和發(fā)射器的簡(jiǎn)化圖。一個(gè)基本特征是:不是在接收機(jī)中單獨(dú)數(shù)字化每個(gè)通道，而是由ADC直接數(shù)字化包含多個(gè)通道的整個(gè)帶寬。根據(jù)不同的無線標(biāo)準(zhǔn)，總帶寬最高可達(dá)20mhz。通道濾波、調(diào)諧和分離在接收信號(hào)處理器(RSP)中由高性能數(shù)字信號(hào)處理器(DSP)以數(shù)字方式完成。

在相對(duì)較高的中頻(IF)下對(duì)頻帶進(jìn)行數(shù)字化可以消除幾個(gè)下變頻階段。這導(dǎo)致了成本更低，更靈活的解決方案，其中大多數(shù)信號(hào)處理是數(shù)字化的，而不是在與標(biāo)準(zhǔn)超外差或接收器相關(guān)的更復(fù)雜的電路中。此外，各種空氣標(biāo)準(zhǔn)(GSM, CDMA, EDGE等)可以通過相同的硬件處理，只需在軟件中進(jìn)行適當(dāng)?shù)母?。?qǐng)注意，軟件ro中的發(fā)射器使用傳輸信號(hào)處理器(TSP)和DSP來格式化通過上游DAC傳輸?shù)母鱾€(gè)通道。

對(duì)接收機(jī)的ADC要求由接收機(jī)必須處理的特定空氣標(biāo)準(zhǔn)決定。提供給ADC的帶寬中的頻率由所需信號(hào)以及大幅度“干擾”或“阻塞”組成。由于阻滯劑，ADC不能產(chǎn)生互調(diào)產(chǎn)物，因?yàn)檫@些不需要的產(chǎn)物會(huì)掩蓋較小的期望信號(hào)。最大期望阻滯劑與最小期望信號(hào)的比值基本上決定了所需的無雜散動(dòng)態(tài)范圍(SFDR)。除了高SFDR外，ADC還必須具有與所需接收器靈敏度兼容的信噪比(SNR)。

另一個(gè)要求是ADC在所需中頻下滿足SFDR和SNR規(guī)格。中頻采樣的基本概念如圖18所示，其中20 mhz頻段的信號(hào)以60 MSPS的速率進(jìn)行數(shù)字化。請(qǐng)注意，中頻采樣過程如何將信號(hào)從第三奈奎斯特區(qū)轉(zhuǎn)移到基帶，而無需進(jìn)行下變頻。感興趣的信號(hào)帶寬集中在第三奈奎斯特區(qū)，中頻頻率為75 MHz。本例中選擇的數(shù)字有些武斷，但它們用來說明欠采樣的概念。這些應(yīng)用對(duì)ADC的性能提出了嚴(yán)格的要求，特別是在信噪比和SFDR方面。現(xiàn)代流水線adc，如14位80 msps的AD9444，可以滿足這些苛刻的要求。例如，在70 mhz中頻輸入時(shí)，AD9444的SFDR為97 dBc，信噪比為73 dB。AD9444的輸入帶寬為650mhz。其他針對(duì)SFDR和/或SNR優(yōu)化的14位adc有AD9445和AD9446。

結(jié)論

我們?cè)谶@里討論了在現(xiàn)代集成電路adc中最廣泛使用的逐次逼近、西格馬-得爾塔和流水線架構(gòu)。

逐次逼近是幾乎所有多路數(shù)據(jù)采集系統(tǒng)以及許多儀器應(yīng)用的選擇架構(gòu)。SAR ADC相對(duì)容易使用，沒有管道延遲，分辨率可達(dá)18位，采樣率可達(dá)3 MSPS。

對(duì)于各種各樣的工業(yè)測(cè)量應(yīng)用，sigma-delta ADC是理想的;它的分辨率從12位到24位。Sigma-delta adc適用于各種傳感器調(diào)節(jié)，能量監(jiān)測(cè)和電機(jī)控制應(yīng)用。在許多情況下，高分辨率和片上pga的添加允許傳感器和ADC之間的直接連接，而不需要儀表放大器或其他調(diào)理電路。

西格馬-得爾塔 ADC和DAC易于集成到包含高度數(shù)字功能的ic中，也主導(dǎo)著語音頻段和音頻市場(chǎng)。這些轉(zhuǎn)換器固有的過采樣大大降低了對(duì)ADC抗混疊濾波器和DAC重構(gòu)濾波器的要求。

對(duì)于采樣率大于5 MSPS的情況，流水線架構(gòu)占主導(dǎo)地位。這些應(yīng)用通常需要高達(dá)14位的分辨率，在采樣頻率范圍從5 MSPS到大于100 MSPS的情況下，具有高SFDR和SNR。這類adc用于許多類型的儀器，包括數(shù)字示波器、頻譜分析儀和醫(yī)學(xué)成像。其他應(yīng)用包括視頻、雷達(dá)和通信應(yīng)用——包括中頻采樣、軟件ro、基站和機(jī)頂盒——以及消費(fèi)電子設(shè)備，如數(shù)碼相機(jī)、顯示電子產(chǎn)品、dvd、增強(qiáng)清晰度電視和高清電視。

使用制造商的選擇指南和參數(shù)化搜索引擎，再加上對(duì)三種基本架構(gòu)的基本知識(shí)，應(yīng)該有助于設(shè)計(jì)人員為應(yīng)用選擇合適的ADC。使用制造商的評(píng)估板使這個(gè)過程容易得多。Devices的simADC 程序允許客戶在不需要任何硬件的情況下評(píng)估ADC的動(dòng)態(tài)性能。所需軟件和ADC模型(以及許多其他數(shù)字設(shè)計(jì)輔助工具)可在以下網(wǎng)站免費(fèi)下載。這個(gè)工具在選擇過程中非常有價(jià)值。

ADC輸入、輸出和采樣時(shí)鐘電路的合理設(shè)計(jì)也不容忽視。有關(guān)這些重要事項(xiàng)，請(qǐng)參閱數(shù)據(jù)表和應(yīng)用說明。最后，對(duì)于實(shí)現(xiàn)成功的混合信號(hào)設(shè)計(jì)同樣重要的是布局、接地和去耦。對(duì)于這些和其他設(shè)計(jì)問題的詳細(xì)處理，鼓勵(lì)讀者參考進(jìn)一步研究和設(shè)備網(wǎng)站中列出的兩個(gè)綜合文本。

參考電路

1. 沃爾特·凱斯特，編輯，《數(shù)據(jù)轉(zhuǎn)換手冊(cè)》，由Newnes出版，愛思唯爾出版社，2005年，ISBN: 0-7506-7841-0。具體參見第3章“數(shù)據(jù)轉(zhuǎn)換器架構(gòu)”。除了詳細(xì)討論各種ADC和DAC架構(gòu)本身，本章還包括歷史方面的內(nèi)容。

2. 沃爾特·榮格，編輯，運(yùn)算放大器應(yīng)用手冊(cè)，出版的新聞，愛思唯爾出版社，2005年，ISBN: 0-7506-7844-5。