原標(biāo)題：鎖存器芯片74LS373的中文資料：引腳圖及功能、邏輯電路真值表、工作原理及應(yīng)用電路圖

74LS373是一種8位鎖存器，它包含8個(gè)透明的D型鎖存器，每個(gè)鎖存器都帶有輸出極[1]。具體引腳功能如下：

• 18：D0D7，數(shù)據(jù)輸入端口，用于輸入需要暫存的8位數(shù)據(jù)[1][2]。

• 9：主復(fù)位端口MR（在某些資料中可能未提及此端口）[2]。

• 10：時(shí)鐘端口CP，當(dāng)CP有正跳變時(shí)，鎖存器接收D輸入的信息，并通過(guò)Q輸出進(jìn)行驅(qū)動(dòng)控制[2]。

• 11：輸出允許端口OE（或Latch Enable，Output Enable），OE為低電平時(shí)，輸出使能，數(shù)據(jù)將從Q0~Q7輸出；OE為高電平時(shí)，輸出禁止，數(shù)據(jù)輸出端口處于高阻態(tài)[1][2][3]。

• 1219：Q0Q7，數(shù)據(jù)輸出端口[1][2]。

• 20：負(fù)電源VCC[2]。

• 21：地GND[1][2]。

另外，還有G引腳（數(shù)據(jù)鎖存控制端），當(dāng)G為“1”時(shí)，鎖存器輸出狀態(tài)同輸入狀態(tài)；當(dāng)G由“1”變“0”時(shí)，數(shù)據(jù)打入鎖存器中[3]。

邏輯電路真值表：

真值表描述了輸入與輸出之間的關(guān)系。其中，“X”表示邏輯電平不確定。當(dāng)Latch Enable和Output Enable為高電平時(shí)，輸出可能不會(huì)改變或處于高阻態(tài)。當(dāng)Latch Enable有正跳變且Output Enable為低電平時(shí)，輸出將反映輸入數(shù)據(jù)[1][2][3]。

工作原理：

74LS373的工作可以分為兩個(gè)部分：數(shù)據(jù)輸入和控制信號(hào)處理。當(dāng)Latch Enable輸入信號(hào)為高電平時(shí)，鎖存器開(kāi)始工作，將輸入的數(shù)據(jù)存儲(chǔ)到相應(yīng)的鎖存器中。當(dāng)Output Enable輸入信號(hào)為低電平時(shí)，鎖存器中存儲(chǔ)的數(shù)據(jù)可以輸出到Q0~Q7引腳。同時(shí)，若OE輸入為低電平，則輸出無(wú)效[1][2][3]。

應(yīng)用電路圖：

74LS373廣泛應(yīng)用于數(shù)字邏輯電路中，如并行總線控制、存儲(chǔ)器擴(kuò)展和數(shù)據(jù)緩沖等[2]。具體的應(yīng)用電路圖包括搶答器電路、單片機(jī)接口電路和信號(hào)發(fā)生器電路等[4]。這些電路圖展示了如何使用74LS373來(lái)實(shí)現(xiàn)特定的功能，如數(shù)據(jù)輸入、輸出和存儲(chǔ)等[4]。

請(qǐng)注意，以上信息基于當(dāng)前可用的搜索結(jié)果，并可能因不同的應(yīng)用和需求而有所變化。在實(shí)際應(yīng)用中，建議參考具體的電路設(shè)計(jì)和應(yīng)用手冊(cè)。