原標(biāo)題：西門子和聯(lián)華電子就 3D IC 混合鍵合工作流程展開合作

西門子與聯(lián)華電子（UMC）在3D IC混合鍵合工作流程方面展開了深入的合作。以下是關(guān)于此次合作的主要內(nèi)容和關(guān)鍵信息：

1. 合作背景：

• 西門子數(shù)字化工業(yè)軟件與聯(lián)華電子（UMC）共同合作，針對(duì)聯(lián)華電子的晶圓堆疊（wafer-on-wafer）和芯片晶圓堆疊（chip-on-wafer）技術(shù)，提供新的多芯片3D IC（三維集成電路）規(guī)劃、裝配驗(yàn)證和寄生參數(shù)提?。≒EX）工作流程。

2. 技術(shù)特點(diǎn)：

• 通過在單個(gè)封裝組件中提供硅片或小芯片（chiplet）彼此堆疊的技術(shù)，客戶可以在相同甚至更小的芯片面積上實(shí)現(xiàn)多個(gè)組件功能。

• 相比于在PCB上鋪設(shè)多個(gè)芯片的傳統(tǒng)配置，這種方法不僅更加節(jié)省空間，還能以更低的功耗實(shí)現(xiàn)更出色的系統(tǒng)性能和更多的功能。

3. 工作流程：

• 聯(lián)華電子開發(fā)了全新的混合鍵合（hybrid-bonding）3D版圖和電路比較（LVS）驗(yàn)證和寄生參數(shù)提取工作流程。

• 使用西門子的XPEDITION? Substrate Integrator軟件進(jìn)行設(shè)計(jì)規(guī)劃和裝配，西門子的Calibre? 3DSTACK軟件進(jìn)行芯片間的連接性檢查，同時(shí)使用Calibre nmDRC軟件、Calibre nmLVS軟件和Calibre xACT?軟件來執(zhí)行IC與芯片間擴(kuò)展物理和電路驗(yàn)證任務(wù)。

1. 應(yīng)用前景：

• 聯(lián)電與西門子EDA的共同客戶對(duì)高性能計(jì)算、射頻、人工智能物聯(lián)網(wǎng)等應(yīng)用的需求正日漸增長(zhǎng)，隨之帶來對(duì)3D IC解決方案的大量需求。

• 此次合作將幫助客戶加快其集成產(chǎn)品設(shè)計(jì)的上市時(shí)間，同時(shí)提供經(jīng)驗(yàn)證且可靠的晶圓制造設(shè)計(jì)套件與流程，以驗(yàn)證其堆疊組件的設(shè)計(jì)，同時(shí)校正芯片對(duì)齊與連接性，并提取寄生參數(shù)，以便在信號(hào)完整性仿真中使用。

2. 合作意義：

• 此次合作體現(xiàn)了西門子與聯(lián)華電子在半導(dǎo)體制造領(lǐng)域的深度技術(shù)合作，共同推動(dòng)3D IC混合鍵合技術(shù)的發(fā)展和應(yīng)用。

• 通過合作，雙方能夠提供更高效、更可靠的3D IC解決方案，滿足市場(chǎng)對(duì)于高性能、低功耗、集成度高的電子產(chǎn)品的需求。

綜上所述，西門子與聯(lián)華電子的此次合作對(duì)于推動(dòng)3D IC混合鍵合技術(shù)的發(fā)展具有重要意義，將加速相關(guān)產(chǎn)品的設(shè)計(jì)和上市時(shí)間，滿足市場(chǎng)對(duì)于高性能、低功耗電子產(chǎn)品的需求。