原標(biāo)題：基于APEX20K和ARM7 TDMI－S微處理器實(shí)現(xiàn)通用智能傳感器IP核的設(shè)計(jì)

基于APEX20K和ARM7 TDMI-S微處理器實(shí)現(xiàn)通用智能傳感器IP核的設(shè)計(jì)是一個(gè)復(fù)雜但具有前瞻性的項(xiàng)目。以下是對(duì)該設(shè)計(jì)的詳細(xì)分析：

一、設(shè)計(jì)背景與意義

智能傳感器技術(shù)是一門涉及多學(xué)科的綜合技術(shù)，包括微機(jī)械和微電子技術(shù)、計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號(hào)處理技術(shù)等多種領(lǐng)域。隨著技術(shù)的不斷發(fā)展，智能傳感器已經(jīng)具備了數(shù)字信號(hào)輸出、信息存儲(chǔ)與記憶、邏輯判斷、決策、自檢、自校、自補(bǔ)償?shù)戎悄芄δ?，這些功能都是以微處理器為基礎(chǔ)的。然而，傳統(tǒng)的微處理器在可靠性、功耗、功能復(fù)用等方面存在不足，阻礙了智能傳感器的進(jìn)一步發(fā)展。因此，基于SOC（System on Chip，單芯片系統(tǒng)）和IP（Intellectual Property，自主知識(shí)產(chǎn)權(quán)）核的設(shè)計(jì)方法應(yīng)運(yùn)而生，成為智能傳感器設(shè)計(jì)的新趨勢(shì)。

二、設(shè)計(jì)原理與架構(gòu)

1. SOC設(shè)計(jì)原理：

• SOC用硬件實(shí)現(xiàn)了以往軟件實(shí)現(xiàn)的功能，具有可靠性高、價(jià)格低、速度快、體積小、功能復(fù)用、保密性好等一系列優(yōu)點(diǎn)。

• 基于FPGA的SOC設(shè)計(jì)具有開發(fā)周期短、開發(fā)工具及語(yǔ)言標(biāo)準(zhǔn)化、設(shè)計(jì)和器件無(wú)關(guān)等特點(diǎn)，使得設(shè)計(jì)與使用單片機(jī)一樣容易。

2. 智能傳感器SOC架構(gòu)：

• 智能傳感器SOC設(shè)計(jì)以功能復(fù)用與搭建為基礎(chǔ)，在芯片上用若干個(gè)宏模塊來(lái)構(gòu)建復(fù)雜系統(tǒng)。這些已經(jīng)開發(fā)的宏模塊就是通用的IP核。

• IP核的重用可以降低產(chǎn)品設(shè)計(jì)的復(fù)雜度，減少產(chǎn)品上市時(shí)間。

• 智能傳感器傳感參數(shù)多種多樣，但從功能模塊組成來(lái)講，它主要包括數(shù)據(jù)采集模塊、補(bǔ)償與校正模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)網(wǎng)絡(luò)通信模塊、人機(jī)界面和任務(wù)管理與調(diào)度模塊等功能單元。

3. 設(shè)計(jì)實(shí)現(xiàn)方法：

• 在IP核設(shè)計(jì)與SOC構(gòu)建中，為了簡(jiǎn)化工作，降低復(fù)雜度，選用基于FPGA的IP核及基于ARM7 TDMI-S CPU的IP核兩種SOC設(shè)計(jì)方式。

• FPGA的IP核主要完成數(shù)據(jù)采集與信號(hào)處理模塊，基于ARM7的IP核完成數(shù)據(jù)通信、人機(jī)界面及任務(wù)調(diào)度工作。

三、設(shè)計(jì)細(xì)節(jié)與實(shí)現(xiàn)

1. 數(shù)據(jù)采集與信號(hào)處理模塊：

• 采用MAX125完成的并行A/D接口IP核設(shè)計(jì)，MAX125是8通道14bit的并行A/D芯片。

• 在FPGA A/D IP核設(shè)計(jì)中，提供給MAX125啟動(dòng)轉(zhuǎn)換及轉(zhuǎn)換結(jié)束后的時(shí)序信號(hào)，讀取轉(zhuǎn)換結(jié)果并存儲(chǔ)到FPGA芯片內(nèi)部RAM中。

• 信號(hào)處理包括線性化、濾波、各類補(bǔ)償、人工神經(jīng)網(wǎng)絡(luò)、模糊理論、遺傳算法、多傳感器融合等工作。

2. 數(shù)據(jù)通信模塊：

• 選用基于ARM7的Philips LPC2106芯片進(jìn)行通信IP核設(shè)計(jì)，它可以將一系列不同的通信接口（如CAN、以太網(wǎng)、TCP/IP、RS232/485、I2C、SPI）以及不同的通信規(guī)程用一個(gè)通用的微處理器實(shí)現(xiàn)。

• 通信IP核設(shè)計(jì)的主要任務(wù)是通信規(guī)約算法設(shè)計(jì)。

3. 人機(jī)界面與任務(wù)調(diào)度模塊：

• 人機(jī)界面主要設(shè)計(jì)鍵盤接口及LCD/LED/CRT等顯示接口，利用ARM7強(qiáng)大的GPIO功能實(shí)現(xiàn)。

• 任務(wù)調(diào)度IP主要包括數(shù)據(jù)采集調(diào)度、信號(hào)處理調(diào)度、數(shù)據(jù)通信調(diào)度及人機(jī)界面調(diào)度等工作。采用源碼公開的嵌入式操作系統(tǒng)μC/OS-Ⅱ?yàn)榛A(chǔ)，將它移植到LPC2106 ARM微處理器中，在μC/OS-Ⅱ嵌入式操作系統(tǒng)基礎(chǔ)上開發(fā)各種應(yīng)用軟件。

四、設(shè)計(jì)實(shí)例與驗(yàn)證

1. 設(shè)計(jì)實(shí)例：

• 用于熱電偶溫度測(cè)溫的智能傳感器的SOC設(shè)計(jì)實(shí)例。所有算法IP模塊都加載到ALTERA公司的APEX20K的多芯片F(xiàn)PGA上，完成溫度信號(hào)采集、A/D變換、低端補(bǔ)償、線性化、程控放大等功能。

• 微處理器選用具有ARM IP核的Philips公司的LPC2106芯片，完成通信功能、實(shí)時(shí)時(shí)鐘功能、人機(jī)接口功能及任務(wù)調(diào)度功能。

2. 驗(yàn)證與測(cè)試：

• FPGA的片上芯片經(jīng)硬件仿真測(cè)試，其A/D采樣、線性化算法、冷端溫度補(bǔ)償、多傳感器融合等功能與算法都已通過(guò)實(shí)驗(yàn)驗(yàn)證。

• MCU的SOC在48MHz系統(tǒng)時(shí)鐘的運(yùn)行下，通過(guò)了通信、人機(jī)界面、實(shí)時(shí)日歷時(shí)鐘、任務(wù)調(diào)度管理等功能的實(shí)驗(yàn)，驗(yàn)證了該設(shè)計(jì)的可行性。

綜上所述，基于APEX20K和ARM7 TDMI-S微處理器實(shí)現(xiàn)通用智能傳感器IP核的設(shè)計(jì)是一個(gè)具有前瞻性和實(shí)用性的項(xiàng)目。通過(guò)采用SOC和IP核的設(shè)計(jì)方法，可以克服傳統(tǒng)微處理器的不足，提高智能傳感器的性能和可靠性。同時(shí)，該設(shè)計(jì)也為智能傳感器的進(jìn)一步發(fā)展和應(yīng)用提供了新的思路和方法。